(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-149578 (P2000-149578A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 16/02

G11C 17/00

641 5B025

611E

審査請求 未請求 請求項の数12 OL (全 25 頁)

(21)出願番号

特願平10-319622

(22)出願日

平成10年11月10日(1998.11.10)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 信方 浩美

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100082762

弁理士 杉浦 正知


Fターム(参考) 5B025 AA01 AC01 AD03 AD04

(54) 【発明の名称】 不揮発性半導体記憶装置およびそのデータ書き込み方法

(57)【要約】 (修正有)

【課題】 ビット線電圧を書き込みデータに応じて変え て多値並列書き込みを行う場合に、書き込み時間を短縮

【解決手段】 書き込みデータに応じてビット線電圧を 設定し、多値並列書き込みを行うようにした8値のNA ND型多値フラッシュメモリにおいて、ワード線にパル ス状のワード線電圧を印加して書き込みを行い、この 際、書き込み対象のメモリセルに実質的にデータの書き 込みがなされる時間に対応する実効的なワード線電圧の パルス幅を書き込みデータに応じて制御する。ワード線 に印加するワード線電圧のパルス幅は20μsとし、書 き込みデータに応じて設定される実効的なワード線電圧 のパルス幅は、 書き込みデータが「0 x x 」 (x : 0 ま たは1) の場合、20μs、また同様に「10x」なら ば 10μ s、「110」ならば 2μ s、「111」なら ば0 usとする。



Ŧ.,

【特許請求の範囲】

【請求項1】 ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化し、しきい値電圧に応じた値のデータを記憶するメモリセルを有し、nビット(n≥2)の多値データを並列にかつページ単位でメモリセルに書き込むようにした不揮発性半導体記憶装置であって、

1

書き込み動作時に、ワード線にパルス状のワード線電圧を印加してメモリセルにデータの書き込みを行い、この際、書き込み対象のメモリセルに実質的にデータの書き込みがなされる時間に対応する実効的なワード線電圧のパルス幅を書き込みデータに応じて制御するようにした書き込み制御手段を有することを特徴とする不揮発性半導体記憶装置。

【請求項2】 上記不揮発性半導体記憶装置は、上記メモリセルが複数個接続され、その一端および他端がゲート電圧に応じて導通状態が制御される選択トランジスタを介してビット線およびソース線に接続されたメモリストリングが並列に配置されていると共に、同一行のメモリセルの制御ゲートが共通のワード線によって接続されたものであり、セルフブーストまたはローカルセルフブーストを用いて上記 n ビット (n≥2) の多値データを並列にかつページ単位でメモリセルに書き込むようにしたことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】 上記書き込み制御手段は、上記書き込み 動作時に上記書き込み対象のメモリセルと接続された選 択ビット線を上記書き込みデータに応じた電圧に設定す るビット線電圧設定手段を備え、上記書き込み動作時 に、上記選択ビット線を上記書き込みデータに応じた電 圧に設定するタイミングを上記書き込みデータに応じて 制御することにより、上記実効的なワード線電圧のパル ス幅を制御し、この際、上記実効的なワード線電圧のパ ルス幅を実際にワード線に印加するワード線電圧のパル ス幅より短く設定する場合には、上記選択ビット線を上 記メモリストリングと上記ビット線との間の上記選択ト ランジスタをカットオフさせる電圧に設定し、上記ワー ド線電圧の印加開始と共に上記書き込み対象のメモリセ ルのチャネルをワード線との容量結合によって非書き込 み電位に昇圧させ、所定時間経過後に、上記選択ビット 線の設定電圧を上記書き込みデータに応じた電圧に切り 換えて、上記書き込み対象のメモリセルのチャネルを上 記選択ビット線を介して上記書き込みデータに応じた電 圧に放電させることにより、上記書き込み対象のメモリ セルに対して実質的なデータの書き込みが開始されるよ うな制御を行うようにしたことを特徴とする請求項2記 載の不揮発性半導体記憶装置。

【請求項4】 上記書き込み制御手段は、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイ

2

ミングを、上記書き込みデータの書き込みレベルが浅い 場合ほど遅らせるようにしたことを特徴とする請求項3 記載の不揮発性半導体記憶装置。

【請求項5】 上記書き込み制御手段は、上記書き込み対象のメモリセルのうち、所定の書き込みレベル以上のデータが書き込まれるメモリセルに対しては、上記ワード線電圧の印加開始と同時にデータの書き込みが開始されるように、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを制御し、上記所定の書き込みレベル未満のデータが書き込まれるメモリセルに対しては、上記ワード線電圧の印加開始から所定時間経過後にデータの書き込みが開始されるように、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを制御するようにしたことを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項6】 上記書き込み制御手段は、上記所定の書き込みレベル未満のデータが書き込まれるメモリセルに対しては、上記ワード線電圧の印加開始から所定時間経過後に、書き込みレベルの深いデータが書き込まれるメモリセルから順次データの書き込みが開始されるように、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを制御するようにしたことを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項7】 ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化し、しきい値電圧に応じた値のデータを記憶するメモリセルを有し、nビット(n≥2)の多値データを並列にかつページ単位でメモリセルに書き込むようにした不揮発性半導体記憶装置のデータ書き込み方法であって、書き込み動作時に、ワード線にパルス状のワード線電圧を印加してメモリセルにデータの書き込みを行い、この際、書き込み対象のメモリセルに実質的にデータの書き込みがなされる時間に対応する実効的なワード線電圧のパルス幅を書き込みデータに応じて制御するようにしたことを特徴とする不揮発性半導体記憶装置のデータ書き込み方法。

【請求項8】 上記不揮発性半導体記憶装置は、上記メモリセルが複数個接続され、その一端および他端がゲート電圧に応じて導通状態が制御される選択トランジスタを介してビット線およびソース線に接続されたメモリストリングが並列に配置されていると共に、同一行のメモリセルの制御ゲートが共通のワード線によって接続されたものであり、セルフブーストまたはローカルセルフブーストを用いて上記 n ビット (n≥2) の多値データを並列にかつページ単位でメモリセルに書き込むようにしたことを特徴とする請求項7記載の不揮発性半導体記憶装置のデータ書き込み方法。

【請求項9】 上記書き込み動作時に、上記書き込み対象のメモリセルと接続された選択ビット線を上記書き込が みデータに応じた電圧に設定して書き込みを行うと共

に、上記選択ビット線を上記書き込みデータに応じた電 圧に設定するタイミングを上記書き込みデータに応じて 制御することにより、上記実効的なワード線電圧のパル ス幅を制御し、この際、上記実効的なワード線電圧のパ ルス幅を実際にワード線に印加するワード線電圧のパル ス幅より短く設定する場合には、上記選択ビット線を上 記メモリストリングと上記ビット線との間の上記選択ト ランジスタをカットオフさせる電圧に設定し、上記ワー ド線電圧の印加開始と共に上記書き込み対象のメモリセ ルのチャネルをワード線との容量結合によって非書き込 み電位に昇圧させ、所定時間経過後に、上記選択ビット 線の設定電圧を上記書き込みデータに応じた電圧に切り 換えて、上記書き込み対象のメモリセルのチャネルを上 記選択ビット線を介して上記書き込みデータに応じた電 圧に放電させることにより、上記書き込み対象のメモリ セルに対して実質的なデータの書き込みが開始されるよ うにしたことを特徴とする請求項8記載の不揮発性半導 体記憶装置のデータ書き込み方法。

【請求項10】 上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを、上記書き込みデータの書き込みレベルが浅い場合ほど遅らせるようにしたことを特徴とする請求項9記載の不揮発性半導体記憶装置のデータ書き込み方法。

【請求項11】 上記書き込み対象のメモリセルのうち、所定の書き込みレベル以上のデータが書き込まれるメモリセルに対しては、上記ワード線電圧の印加開始と同時にデータの書き込みが開始されるように、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを制御し、上記所定の書き込みレベル未満のデータが書き込まれるメモリセルに対しては、上記ワード線電圧の印加開始から所定時間経過後にデータの書き込みが開始されるように、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを制御するようにしたことを特徴とする請求項9記載の不揮発性半導体記憶装置のデータ書き込み方法。

【請求項12】 上記所定の書き込みレベル未満のデータが書き込まれるメモリセルに対しては、上記ワード線電圧の印加開始から所定時間経過後に、書き込みレベルの深いデータが書き込まれるメモリセルから順次データの書き込みが開始されるように、上記選択ビット線を上記書き込みデータに応じた電圧に設定するタイミングを制御するようにしたことを特徴とする請求項11記載の不揮発性半導体記憶装置のデータ書き込み方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、不揮発性半導体記憶装置およびそのデータ書き込み方法に関し、特に、1つのメモリセルに2ビット以上の多値データを記憶する多値型の不揮発性半導体記憶装置およびそのデータ書き込みに適用して好適なものである。

4

[0002]

【従来の技術】近年、各種記録装置やハードディスク装置に比べて電気的特性に優れたフラッシュメモリが映像・音声機器や携帯用情報機器等における記録媒体として普及しつつある。フラッシュメモリは、電気的書き換え可能な不揮発性半導体記憶装置であり、大別してそのメモリセルの接続関係および構造からNOR型とNAND型とに分けられる。また、フラッシュメモリ等の不揮発性半導体記憶装置においては、1個のメモリセルに対して「0」,「1」の2つの値をとるデータを記憶する2値型のものが通常であるが、最近では、半導体記憶装置の大容量化の要求に伴い、1個のメモリセルに3値以上(2ビット以上)の多値データを記憶するいわゆる多値型の不揮発性半導体記憶装置が提案されている。

【0003】そのような多値型の不揮発性半導体記憶装置としては、例えば、1個のメモリセルトランジスタに2ビットからなり4値をとるデータを記憶する4値型のNAND型フラッシュメモリや、1個のメモリセルトランジスタに3ビットからなり8値をとるデータを記憶する8値型のNAND型フラッシュメモリなどがある。図8に、8値型のNAND型フラッシュメモリにおけるメモリセルトランジスタのしきい値電圧Vthの分布とデータ内容との対応関係を示す。図8において、グラフの縦軸はメモリセルトランジスタのしきい値電圧Vthを示し、グラフの横軸はメモリセルトランジスタの分布頻度を示す。

【0004】図8に示すように、8値型のNAND型フ ラッシュメモリにおいて、メモリセルトランジスタのし きい値電圧 V thは、「000」、「001」、「01 0], [011], [100], [101], [11 0」、「111」の各データ内容に対応する8状態(分 布7~分布0)をとる。図8中、VVF1, VVF2, VVF3, V VF4, VVF5, VVF6, VVF7 は各状態に対応するベリファイ 動作における読み出し時の選択ワード線電圧を表し、V RD1, VRD2, VRD3, VRD4, VRD5, VRD6, VRD7 は各状態に 対応する通常読み出し動作における選択ワード線電圧を 表す。その大小関係は、VVF7 > VRD7 > VVF6 > VRD 6 > VVF5 > VRD5 > VVF4 > VRD4 > VVF3 > VRD3>VVF2 >VRD2 >VVF1 >VRD1 とされ、一例を挙げ ると、VVF7=3. 8 V, VRD7=3. 6 V, VVF6=3. 2 V, VRD6 = 3. 0 V, VVF5 = 2. 6 V, VRD5= 2.4 V, VVF4 = 2.0 V, VRD4 = 1.8 V,VVF3=1.4V, VRD3 = 1.2 V, VVF2 = 0.8 V, VRD2 = 0.6 V, VVF1 = 0.2 V, VRD1 = 0 V C

【0005】ところで、一般に、多値型のNAND型フラッシュメモリにおいては、メモリセルへのデータの書き込み方法として、書き込みデータに応じてビット線電圧を変えて、多値データを一括(並列)に書き込む、いわゆる多値並列書き込みがその書き込み動作の高速化を

図る観点から採用される。この8値型のNAND型フラッシュメモリの場合、理想的には、図8(a)に示すように、例えば、書き込みデータが「000」の場合のビット線電圧を0Vに、書き込みデータが「001」の場合のビット線電圧を1.2Vに、書き込みデータが「011」の場合のビット線電圧を1.8Vに、書き込みデータが「101」の場合のビット線電圧を2.4Vに、書き込みデータが「101」の場合のビット線電圧を2.4Vに、書き込みデータが「101」の場合のビット線電圧を3.0Vに、書き込みデータが「110」の場合のビット線電圧を3.6Vに、書き込みデータが「111」の場合のビット線電圧を3.6Vに、書き込みデータが「111」の場合のビット線電圧を8.0Vに設定すれば、書き込みレベルの異なる全てのデータの書き込みをほぼ同時に終了させることが可能である。

[0006]

【発明が解決しようとする課題】しかしながら、実際のNAND型フラッシュメモリの書き込み動作においては、省電力化および素子面積の低減を図る観点から、いわゆるセルフプーストまたはローカルセルフプーストという手法が用いられる。

【0007】ここで、図9を参照して、セルフプースト を用いた書き込み方法について説明する。NAND型フ ラッシュメモリにおけるメモリセルは、フローティング ゲート (FG) およびコントロールゲート (CG) を有 するMOSトランジスタにより構成されている。そし て、このメモリセルトランジスタが所定の複数個直列に 接続されたものによりメモリストリングが構成されてい る。NAND型フラッシュメモリのメモリセルアレイに おいては、メモリストリングが複数個並列に配置され、 同一行のメモリセルトランジスタが共通のワード線によ って接続されている。図9に示す例では、8個の直列に 接続されたメモリセルトランジスタMo ~M7 によって 一つのメモリストリングが構成されている。メモリスト リングの一端 (メモリセルトランジスタM7 のドレイ ン) は選択トランジスタDSを介してビット線BLと接 続され、メモリストリングの他端(メモリセルトランジ スタMo のソース)は選択トランジスタSSを介してソ ース線SLと接続されている。そして、メモリセルトラ ンジスタM0 ~M7 のコントロールゲートがそれぞれワ ード線WL0~WL7と接続され、選択トランジスタD Sのゲートがドレイン側選択ゲート線DSGと接続さ れ、選択トランジスタSSのゲートがソース側選択ゲー ト線SSGと接続されている。

【0008】セルフブーストを用いた書き込み方法においては、ドレイン側選択ゲート線DSGの電圧がVCレベルに設定されると共に、ソース側選択ゲート線SSGの電圧がGNDレベルに設定される。そして、アドレスデコード信号によって書き込み対象とされるメモリストリングが選択されると、選択されたメモリストリングと接続されたビット線が書き込みデータに応じた電圧VBL

6

に設定されると共に、非選択のメモリストリングと接続されたビット線がプリチャージレベルのままフローティング状態にされる。この後、書き込み対象ページとされた選択ワード線(図9に示す例ではワード線WL4)が所定の書き込み電圧VPGMに設定されると共に、それ以外の非選択ワード線が書き込みパス電圧Vpass(<VPGM)に設定され、書き込み対象のメモリセルトランジスタにデータの書き込みがなされる。

【0009】このとき、書き込みデータが消去状態と同じ(書き込みデータが「111」)のメモリセルトランジスタのチャネルおよび非選択側のメモリストリングのメモリセルトランジスタのチャネルは、そのメモリストリングのドレイン側の選択トランジスタDSによって対応するビット線BLから切り離され、ワード線(主に非選択ワード線)との容量結合により非書き込み電位にブーストされる。

【0010】しかしながら、セルフブーストまたはローカルセルフブーストを用いた書き込み方法では、上述したように、ドレイン側選択ゲート線DSGがVccレベルに設定されるため、ビット線BLを介してメモリストリングのメモリセルトランジスタのチャネルに供給できる電圧は、メモリストリングのドレイン側の選択トランジスタDSによってVcc-VthDSG(VthDSGは選択トランジスタDSのしきい値電圧)に制限される。したがって、書き込み時にビット線BLに印加できる電圧の上限は、Vcc-VthDSGからマージンを見た電圧、例えば1.5Vとなる。

【0011】また、多値型のNAND型フラッシュメモ リにおいては、書き込み速度の点からは、書き込みデー タに応じて設定されるビット線電圧が書き込みデータと 1対1に対応していることが望ましい。しかしながら、 8値型のNAND型フラッシュメモリにおいては、8値 のラッチ回路をビット線数本分のピッチに収める必要が あるため、現実的には、書き込みデータが「00x」 (x:0または1)の場合のビット線電圧を0V、書き 込みデータが「01x」 (x:0または1) の場合のビ ット線電圧をVB1、書き込みデータが「10x」 (x:0または1) の場合のビット線電圧をVB2、書 き込みデータが「110」の場合の電圧をVB3、書き 込みデータが「111」の場合のビット線電圧をV cc (ただし、VB1, VB2, VB3は0Vより大きく Vccより小さい電圧)といった具合に、複数のデータに 対して1つのビット線電圧を設定することが行われてい

【0012】したがって、これまで、8値型のNAND型フラッシュメモリにおける実際の書き込み時には、例えば図8(b)に示すように、書き込みデータが「00x」(x:0または1)の場合のビット線電圧が0Vに、書き込みデータが「01x」(x:0または1)の場合のビット線電圧が1.2 Vに、書き込みデータが

「10x」(x:0または1)の場合のビット線電圧が1.5 Vに、書き込みデータが「110」の場合のビット線電圧が1.5 Vに、書き込みデータが「111」の場合のビット線電圧が1.5 VCに設定され、これによって多値並列書き込みが行われている。

【0013】以下に、図面を参照して、多値並列書き込みを行うようにした8値型のNAND型フラッシュメモリの構成およびその書き込み動作について説明する。

【0014】図10は、先に本願出願人により提案されている8値型のNAND型フラッシュメモリの主要部を示す。図10において、符号101はメモリセルアレイを示し、符号102はビット線電圧発生回路を示す。

【0015】図10に示すように、メモリセルアレイ101は、例えば、フローティングゲート (FG) およびコントロールゲート (CG) を有し、それぞれが3ビットのメモリセルとして機能するMOSトランジスタ (メモリセルトランジスタ) がマトリクス状に配置されたものであり、同一行のメモリセルトランジスタのコントロールゲートが共通のワード線WL0~WL15に接続されたメモリストリングA0~Anにより構成されている。なお、図10においては、メモリストリングA2以降が図示省略されている。

【0016】メモリストリングは、メモリセルトランジ スタが直列に複数個接続されたものである。メモリスト リング $A 0 は、メモリセルトランジスタ<math>M_{0-0} \sim M_{15-0}$ により構成されている。メモリセルトランジスタM₁₅₋₀ のドレインが選択トランジスタDS0のソースと接続さ れ、選択トランジスタDS0のドレインがピット線BL 0と接続されている。一方、メモリセルトランジスタM 0-0 のソースが選択トランジスタSS0のドレインと接 続され、選択トランジスタSSOのソースがソース線S Lと接続されている。また、メモリセルトランジスタM -0-0 ~M15-0のコントロールゲートが、それぞれワード 線WL0~WL15と接続されている。同様に、メモリ ストリングA1は、メモリセルトランジスタ M_{0-1} ~M15-1により構成されている。メモリセルトランジスタM 15-1のドレインが選択トランジスタDS1のソースと接 続され、選択トランジスタDS1のドレインがビット線 BL1と接続されている。一方、メモリセルトランジス タMo-1 のソースが選択トランジスタSS1のドレイン と接続され、選択トランジスタSS1のソースがソース 線SLと接続されている。また、メモリセルトランジス $9 M_{0-1} \sim M_{15-1}$ のコントロールゲートが、それぞれワ ード線WL0~WL15と接続されている。このように メモリストリングA0, A1と各線とが接続され、他の メモリストリングA2~Anに関しても同様の接続関係 とされている。したがって、メモリストリングA0~A nの一端は、選択トランジスタDSO~DSnを介して ビット線BL0~BLnと接続され、メモリストリング A0~Anの他端は、選択トランジスタSS0~SSn

8

を介してソース線SLと接続されている。そして、選択トランジスタDS0~DSnのゲートが共通のドレイン側選択ゲート線DSGと接続され、選択トランジスタSS0~SSnのゲートが共通のソース側選択ゲート線SSGと接続されている。メモリセルアレイ101においては、上述のようなメモリストリングA0~Anが並列に配置されている。

【0017】ビット線BL0およびBL1に対応して設 けられているビット線電圧発生回路102は、nチャネ ルMOSトランジスタからなるトランジスタN101~ N111、インバータの入出力同士を結合してなるラッ チ回路LQ2, LQ1, LQ0およびpチャネルMOS トランジスタからなるトランジスタP101により構成 されている。また、ビット線電圧発生回路102から は、所定の定電圧源と接続されたビット線電圧供給ライ ンVBL1, VBL2, VBL3が導出されている。こ のNAND型フラッシュメモリにおいては、ラッチ回路 LQ2~LQ0を含む1つのビット線電圧発生回路10 2に対して2本のビット線が選択的に接続される構成 (ビット線shared)を採っている。なお、ビット線BL 2以降に対応するビット線電圧発生回路も同様の構成と されており、これらの部分に関する説明は、説明を簡単 とするため省略する。

【0018】ビット線電圧発生回路102により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、そのビット線電圧がビット線BL0,BL1を通じてメモリセルアレイ101のメモリセルトランジスタのチャネルに与えられる。

【0019】ビット線BLOとノードSAとの間には、高耐圧のnチャネルMOSトランジスタからなるトランジスタHN101およびHN103が直列に接続されている。また、ビット線BL1とノードSAとの間には、高耐圧のnチャネルMOSトランジスタからなるトランジスタHN102がHN104が直列に接続されている。トランジスタHN101, HN102のゲートに共通の制御信号TRNが供給される。トランジスタHN103のゲートにアドレスデコード信号AiBが供給され、トランジスタHN104のゲートにアドレスデコード信号AiNが供給される。

40 【0020】ビット線電圧発生回路102においては、 ノードSAと電源電圧Vcc(Vccは例えば3.3V)の 供給ラインとの間にトランジスタP101が接続されている。トランジスタP101のゲートには制御信号Vre fが供給される。また、ノードSAと接地ラインとの間にトランジスタN101が接続されている。トランジスタN101が接続されている。トランジスタN101のゲートには制御信号DISが供給される。 【0021】また、ビット線電圧発生回路102においては、トランジスタN102のドレインがノードSAと接続されている。トランジスタN102のソースがトランジスタN102のソースがトランジスタN103,N105、N107、N109のド

9

レインと接続されている。トランジスタN102のゲートには制御信号PGMが供給される。

【0022】トランジスタN102のソースと接地ラインとの間にトランジスタN103, N104が直列に接続されている。トランジスタN102のソースとビット線電圧供給ラインVBL1との間にトランジスタN105, N106が直列に接続されている。トランジスタN102のソースとビット線電圧供給ラインVBL2との間にトランジスタN107, N108が直列に接続されている。トランジスタN102のソースとビット線電圧供給ラインVBL3との間にトランジスタN109, N110, N111が直列に接続されている。

【0023】 ラッチ回路LQ2, LQ1, LQ0はそれ ぞれ記憶ノードQ2, Q1, Q0と、その反転記憶ノード/Q2, /Q1, /Q0とを有している。なお、/は 反転を示すバーを意味している。

【0024】ラッチ回路LQ2の反転記憶ノード/Q2はトランジスタN104,N106のゲートと接続され、記憶ノードQ2はトランジスタN107,N109のゲートと接続されている。ラッチ回路LQ1の反転記憶ノード/Q1はトランジスタN103,N108のゲートと接続され、記憶ノードQ1はトランジスタN105,N110のゲートと接続されている。ラッチ回路LQ0の反転記憶ノード/Q0はトランジスタN111のゲートと接続されている。

【0025】次に、この8値型のNAND型フラッシュメモリの書き込み動作について、図11のタイミングチャートを参照して説明する。

【0026】書き込み動作の前には、制御信号PGMが ローレベル (GNDレベル) に設定されてトランジスタ N102がオフされ、ビット線BLO, BL1と書き込 み制御回路102とが切り離されている。そして、制御 信号DISがハイレベル(Vccレベル)に、制御信号T RNおよびアドレスデコード信号AiB, AiNが (V cc-Vth) レベルに設定されている。このときトランジ スタHN101、HN102、HN103、HN104 およびトランジスタN101がオンしていることによ り、全ビット線は接地されている。また、ビット線電圧 供給ラインVBL1は電圧VB1に、ビット線電圧供給 ラインVBL2は電圧VB2に、ビット線電圧供給ライ ンVBL3は電圧VB3に設定されている。これらの電 圧VB1, VB2, VB3は0Vより大きくVccより小 さい電圧であり、一例をあげると、電圧VB1=1. 2 V、電圧VB2=1.5V、電圧VB3=1.5Vであ

【0027】この状態で書き込みが起動された場合には、書き込みデータがデータバスを介してビット線電圧発生回路102のラッチ回路LQ2, LQ1, LQ0に供給され、そして、その書き込みデータがラッチ回路LQ2, LQ1, LQ0に取り込まれて保持される。その50

10

後、制御信号DISがローレベルに切り換えられ、ビット線BLO,BL1が接地ラインと切り離される。そして、制御信号TRNおよびアドレスデコード信号AiB,AiNがVc以上の所定のハイレベル、例えばP5V(読み出し時のパス電圧で $5\sim6$ V程度の電圧)レベルに設定されると共に、制御信号Vrefがローレベル (GNDレベル)に設定される。これにより、全ビット線がVccに充電される。また、メモリセルアレイ101のドレイン側選択ゲート線DSGがVccレベルに、ソース側選択ゲート線SSGがGNDレベルに設定される。メモリストリングAOのメモリセルトランジスタのチャネルCHOおよびメモリストリングA1のメモリセルトランジスタのチャネルCHOおよびメモリストリングA1のメモリセルトランジスタのチャネルCH1は、(Vcc-VthDSG)に充電される。VthDSGは選択トランジスタDSO,DS1のしきい値電圧である。

【0028】その後、アドレスデコード信号AiB, AiNで書き込み対象とされるメモリストリングが選択される。ここでは、例えば、メモリストリングAOが書き込み対象として選択されている場合について説明する。この場合、制御信号V ref がビット線BLOなどのリーク電流を補償するだけの電流をトランジスタP101が流すことが可能な所定レベルの電圧(例えば2V)に設定される。また、アドレスデコード信号AiNがローレベル(GNDレベル)に設定され、トランジスタHN104がオフ状態に切り換えられ、非選択側のビット線BL1がV ccに充電された状態でフローティング状態に保持され、メモリストリングA1のメモリセルトランジスタのチャネルC H1が(V cc V thDSG)に保持される。

【0029】そして、一定時間経過後、制御信号PGMがハイレベルに設定されてトランジスタN102がオンに切り換えられる。このことで、選択ビット線BL0とビット線電圧発生回路102とが接続され、選択ビット線BL0が書き込みデータに応じた電圧に設定される。【0030】書き込みデータが「00x」(x:0または1)の場合には、トランジスタN103,N104がオンし、図10においてPATH1で示される電流路が形成され、ビット線BL0は接地ラインと接続される。したがって、ビット線BL0およびメモリストリングA0のメモリセルトランジスタのチャネルCH0はGNDレベルに放電される。

【0031】 書き込みデータが「01x」(x:0または1)の場合には、トランジスタN105, N106がオンし、図10においてPATH2で示される電流路が形成され、ビット線BL0はビット線電圧供給ラインVBL1と接続される。したがって、ビット線BL0およびメモリストリングA0のメモリセルトランジスタのチャネルCH0は電圧VB1(=1.2V)に放電される。

は1) の場合には、トランジスタN107, N108が オンし、図10においてPATH3で示される電流路が 形成され、ビット線BL0はビット線電圧供給ラインV BL2と接続される。したがって、ビット線BL0およ びメモリストリングA 0 のメモリセルトランジスタのチ ャネルCH0は電圧VB2 (=1.5V) に放電され る。

【0033】 書き込みデータが「110」 (x:0また は1) の場合には、トランジスタN109, N110, N111がオンし、図10においてPATH4で示され る電流路が形成され、ビット線BLOはビット線電圧供 給ラインVBL3と接続される。したがって、ビット線 BLOおよびメモリストリングAOのメモリセルトラン ジスタのチャネルCH0は電圧VB3 (=1.5 V) に 放電される。

【0034】なお、書き込みデータが「111」の場合 には、電流路が形成されず、ビット線BL0は、接地ラ インおよびビット線供給ラインVBL1~VBL3のい ずれにも接続されない。したがって、ビット線BL0は Vccに充電された状態でフローティング状態にされ、メ モリストリングA0のメモリセルトランジスタのチャネ ルCHOはVcc-VthDSG に保持される。

【0035】上述したように選択されたメモリストリン グA0と接続されている選択ビット線BL0が鸖き込み データに応じた電圧に設定された後、ワード線WLO~ WL15のうち、書き込み対象ページとされる選択ワー ド線が書き込み電圧 VPGM に設定されると共に、それ以 外の非選択ワード線が書き込みパス電圧Vpass(<VPG M) に設定され、所定のメモリセルトランジスタに対し て書き込みがなされる。

【0036】このとき、書き込みデータが「111」以 外のメモリセルトランジスタにおいては、選択ワード線 に印加されたワード線電圧(書き込み電圧 VPGM)とメ モリセルトランジスタのチャネル電圧との電界によりフ ァウラーノードハイムトンネリング (Fowler-Nordheim Tunneling :以後FNトンネリング) 現象が起こり、デ ータの曺き込みがなされる。また、曺き込みデータが 「111」のメモリセルトランジスタのチャネルおよび 非選択側のメモリストリングA1のメモリセルトランジ スタのチャネルCH1は、ドレイン側の選択トランジス 40 タDSO, DS1によってビット線BLO, BL1から 切り離され、ワード線との容量結合により非書き込み電 位にプーストされ、これらのメモリセルトランジスタに はデータの書き込みがなされないようになっている。

【0037】上述のように構成された8値型のNAND 型フラッシュメモリにおいては、書き込みレベルの異な る書き込みデータが並列に書き込まれるため、各レベル の書き込みデータをステップ毎に書き込む場合に比べて **書き込み時間が短縮されるという利点がある。**

12

モリにおいては、費き込み動作時に、選択ワード線に対 して所定のパルス幅を有するパルス状のワード線電圧 (書き込みパルス) を印加し、この書き込みサイクルを 繰り返し行うことにより、メモリセルに対してデータを 小刻みに分割して書き込むようなことが行われている。 このような書き込みを行う場合には、書き込み回数の削 減を図る観点から、書き込み開始時のワード線電圧を所 定の初期電圧に設定し、徐々に所定のステップ幅で段階 的にワード線電圧を増加させながら書き込みを順次行う ISPP (Incremental Step Pulse Programming) と称 される方法が用いられる。

【0039】しかしながら、上述した8値型のNAND 型フラッシュメモリにおいて、多値並列書き込みを行う 場合は、理想的なビット線電圧と実際のビット線電圧と の差が最も大きい、書き込みデータが「110」のメモ リセルトランジスタが過剰書き込みとならないように、 書き込み開始時のワード線電圧を、この書き込みデータ が「110」のメモリセルのうち書き込み速度が最も速 いメモリセルが1回目の書き込みで丁度書き込みレベル に達するような電圧に設定する必要がある。この場合、 ワード線電圧の初期値が、理想的な電圧よりも書き込み データが「110」の場合の理想的なビット線電圧と実 際のビット線電圧との差分だけ低い電圧に設定された状 態から書き込みが開始されるため、データ「110」よ りも書き込みレベルが深いデータが書き込まれるメモリ セルでは、書き込み開始時の電界が理想的な場合に比べ て低く設定されることになる(現状ではISPPの開始 時の電圧を例えば15Vとしている。このとき書き込み データが「110」の場合のビット線電圧の理想値と実 際の値との差は3.6-1.5=2.1Vである。この 場合、理想的なISPPの開始時の電圧はほぼ17Vで ある)。その結果、書き込み回数が増えてトータルの書 き込み時間が長くなるという不都合が生じる。

【0040】したがって、この発明の目的は、ビット線 電圧を書き込みデータに応じて変えて多値並列書き込み を行う場合に、書き込み時間を短縮することができる不 揮発性半導体記憶装置およびそのデータ書き込み方法を 提供することにある。

[0041]

【課題を解決するための手段】上記目的を達成するため に、この発明の第1の発明は、ワード線およびビット線 への印加電圧に応じて電荷蓄積部に蓄積された電荷量が 変化し、その変化に応じてしきい値電圧が変化し、しき い値電圧に応じた値のデータを記憶するメモリセルを有 し、nビット (n≥2) の多値データを並列にかつペー ジ単位でメモリセルに書き込むようにした不揮発性半導 体記憶装置であって、書き込み動作時に、ワード線にパ ルス状のワード線電圧を印加してメモリセルにデータの 書き込みを行い、この際、書き込み対象のメモリセルに 【0038】ところで、通常、NAND型フラッシュメ 50 実質的にデータの書き込みがなされる時間に対応する実

効的なワード線電圧のパルス幅を書き込みデータに応じて制御するようにした書き込み制御手段を有することを 特徴とするものである。

【0042】この発明の第2の発明は、ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化し、しきい値電圧に応じた値のデータを記憶するメモリセルを有し、nビット(n≥2)の多値データを並列にかつページ単位でメモリセルに書き込むようにした不揮発性半導体記憶装置のデータ書き込み方法であって、書き込み動作時に、ワード線にパルス状のワード線電圧を印加してメモリセルにデータの書き込みを行い、この際、書き込み対象のメモリセルに実質的にデータの書き込みがなされる時間に対応する実効的なワード線電圧のパルス幅を書き込みデータに応じて制御するようにしたことを特徴とするものである。

【0043】この発明において、不揮発性半導体記憶装置は、典型的には、NAND型フラッシュメモリであり、メモリセルは、フローティングゲートおよびコントロールゲートを有するMOSトランジスタからなる。

【0044】この発明において、不揮発性半導体記憶装置は、好適には、メモリセルが複数個接続され、その一端および他端がゲート電圧に応じて導通状態が制御される選択トランジスタを介してビット線およびソース線に接続されたメモリストリングが並列に配置されていると共に、同一行のメモリセルの制御ゲートが共通のワード線によって接続されたものである。この場合、書き込み動作時には、セルフブーストまたはローカルセルフブーストを用いてnビット(n≧2)の多値データを並列にかつページ単位でメモリセルに書き込むようにする。

【 0 0 4 5 】以下に、この発明の原理について説明する。

【0046】図1は、参考文献(Symp. on VLSI Circuits, Digest of Technical Papers, p. 168, (1996))に示されている、NAND型フラッシュメモリにおいてISPPを用いて書き込みを行った場合の、メモリセルのしきい値電圧の変化のワード線電圧(書き込みパルス)のパルス幅依存性を示すグラフである。図1において、横軸は書き込み回数を表し、縦軸はメモリセルのしきい値電圧Vth(V)を表す。図1においては、ワード線電径のパルス幅を2 μ s、5 μ s、10 μ s、20 μ s、50 μ sとした場合のしきい値電圧Vthの実測値が黒丸で示され、計算値が実線で示されている。なお、いずれの場合も、ワード線電圧の初期値は14.5 μ cであり、1回の書き込みサイクル毎のワード線電圧のステップ幅は0.5 μ cである。したがって、横軸は、その書き込みサイクルにおけるワード線電圧に対応している。

【0047】図1より、NAND型フラッシュメモリの 書き込み動作において、パルス状のワード線電圧の初期 値およびステップ幅を同一条件にし、パルス幅のみ変化 50 14

させた場合、最初の数回の書き込みサイクルでは、ワード線電圧のパルス幅が長い方がメモリセルのしきい値電 EV thのシフト量(上昇量)が大きく、それ以降の書き込みサイクルでは、ワード線電圧のパルス幅に関係なく、ワード線電圧のステップ幅にほぼ等しい量だけメモリセルのしきい値電圧 V thがシフト(上昇)することがわかる。これは、メモリセルにおける書き込み時の電界が同じでも、ワード線電圧のパルス幅を短く(ワード線電圧の印加時間を短く)設定した方が、メモリセルのしきい値電圧 V thのシフトを遅らせることができることができるにを意味している。すなわち、ワード線電圧のパルス幅を短く設定して書き込みを行うということは、実質的にビット線電圧が実際の電圧より高い状態で書き込みを行うのと等価である。

【0048】ここで、8値型のNAND型フラッシュメモリにおいて、書き込みデータに応じてワード線電圧のパルス幅を制御して、多値並列書き込みを行う場合について説明する。

【0049】8値型のNAND型フラッシュメモリの場 合、メモリセルトランジスタのしきい値電圧Vthは、図 2に示すように、「000」、「001」、「01 0, [011], [100], [101], [110」、「111」の各データ内容に対応する8状態(分 布7~分布0) をとる。図2中、VVF1 ~ VVF7 および VRD1 ~ VRD7 は、各状態に対応するベリファイ動作時 および通常読み出し時の選択ワード線電圧(ただし、V VF7 > VRD7 > VVF6 > VRD6 > VVF5 > VRD5 > VVF4 > V RD4 > V VF3 > V RD3 > V VF2 > V RD2 > V VF1> V RD1) であり、一例を挙げると、 V VF7 = 3.8 V, VRD7 = 3. 6 V, VVF6 = 3. 2 V, VRD6 =3. 0 V, VVF5 = 2. 6 V, VRD5 = 2. 4 V, VVF $4 = 2. \ 0 \ V, \ VRD4 = 1. \ 8 \ V, \ VVF3 = 1. \ 4 \ V,$ VRD3 = 1. 2 V, VVF2 = 0. 8 V, VRD2 = 0. 6V, VVF1 = 0. 2V, VRD1 = 0V σ σ σ .

【0050】この8値型のNAND型フラッシュメモリにおいては、セルフブーストまたはローカルセルフブーストを考えなければ、理想的な書き込み時のビット線電圧は、例えば、図2(a)に示すように、書き込みデータが「000」の場合、0.6 V、書き込みデータが「010」の場合、1.2 V、書き込みデータが「100」の場合、2.4 V、書き込みデータが「101」の場合、3.0 V、書き込みデータが「110」の場合、3.0 V、書き込みデータが「110」の場合、3,6 V、書き込みデータが「111」の場合、8 Vである。

【0051】実際には、この8値型のNAND型フラッシュメモリの書き込み動作は、書き込み禁止のメモリセルのチャネルをビット線から切り離して、ワード線との容量結合によって非書き込み電位にブーストする、いわゆるセルフプーストまたはローカルセルフブーストが用

【0052】また、上述の8値型のNAND型フラッシュメモリにおいて、書き込みレベルの浅い、データ「10」やデータ「10x」(x:0または1)を書き込む場合のワード線電圧のパルス幅を、それよりも書き込みレベルの深い、データ「0xx」(x:0または1)を書き込む場合のワード線電圧のパルス幅より短く設定すれば、データ「110」やデータ「10x」(x:0または1)を書き込む場合のビット線電圧が実際の電圧より高い状態に設定されているのと等価となり、その結果、1SPPを用いた書き込みにおいて、書き込み開始時のワード線電圧を高く設定することが可能となる。

【0053】また、上述の8値型のNAND型フラッシュメモリにおいてメモリセルにデータを書き込む場合は、書き込みレベルの浅いデータが書き込まれるメモリセルほど、消去状態から書き込み終了と判定されるまでのしきい値電圧のシフト量が小さいため、書き込みが速く終了する。したがって、書き込みレベルの浅いデータが書き込まれるメモリセルに対しては、ワード線電圧のパルス幅を短く設定して書き込みを行っても、そのパルス幅を適切に選べば、トータルの書き込み時間を増加させることはない。

【0054】したがって、書き込み時間を短縮する上で 30 は、書き込みレベルの浅いデータを書き込む場合ほど、ワード線電圧のパルス幅を短く設定するのが好都合であると言える。

【0055】ところで、NAND型フラッシュメモリにおいては、通常、選択ワード線に所定のパルス幅のワード線電圧を印加し、ページ単位でメモリセルにデータの書き込みを行うようにしている。したがって、実際に選択ワード線に印加するワード線電圧よりパルスによってメモリセルにデータの書き込みを行う場合は、選択ワード線にワード線電圧が印加されても、一定期間はメモリセルに対してデータの書き込みがなされないようにする必要がある。このような場合には、以下にデータの書き込みがなされる時間、すなわち、実効的なワード線電圧のパルス幅を、実際に選択ワード線に印加するワード線電圧のパルス幅よりも短くしてやればよい。

【0056】すなわち、まず、書き込み対象のメモリセルと接続される選択ビット線が電源電圧Vccに充電されている状態(ただし、メモリストリングのドレイン側の 50

16

選択トランジスタのゲート電圧は電源電圧VCに設定されているものとする)でワード線電圧を立ち上げ、書き込み対象のメモリセルのチャネルを、書き込み禁止のメモリセルに対して行うのと同様に、セルフブーストにより非書き込み電位までではローカルセルフブーストにより非書き込み電位までで、一定時間経過後に、ビットは銀でで、書き込みデータに応じた電圧に切り替え、これには線、書き込みデータに応じた電圧に放電させ、以降、書き込みデータの書き込みレベルが浅い場合ほど、ジャト線電圧を選くしてやれば、書き込みレベルの浅いデータが書き込みデータに応じた電圧に切り替えいデータが書き込みデータに応じた電圧に切り替えいデータが書き込みデータに応じた電圧に切り替えいデータが書き込まれるメモリセルほど、実効的なワード線電圧のパルス幅が短くなる。

【0057】ここで、ワード線電圧の電圧値が等しいときのワード線電圧のパルス幅の違いによるしきい値電圧 V thの差を、図1において、例えば5回目の書き込みサイクル後に到達するしきい値電圧V thから読み取ると、 (A) 20 μ sの場合と10 μ sの場合との差:0.7

(B) 20μ s の場合と 5μ s の場合との差:1.1 V (C) 20μ s の場合と 2μ s の場合との差:1.7 V となる。実際に選択ワード線に印加する書き込みパルスのパルス幅を 20μ s とする場合は、上述の (A) ~ (C) の関係に基づいて、書き込みデータに応じた実効的なワード線電圧のパルス幅(印加時間)が設定される。

【0058】具体的には、実際に選択ワード線に印加するパルス状のワード線電圧のパルス幅を 20μ sとし、多値並列書き込み時のビット線電圧を図2(b)に示すように設定する場合は、書き込みデータに応じて実効的なワード線電圧のパルス幅を、例えば図2(c)に示すよう設定する。すなわち、書き込みデータが「0xx」(x:0または1)の場合の実効的なワード線電圧のパルス幅を 20μ sとし、書き込みデータが「10x」(x:0または1)の場合の実効的なワード線電圧のパルス幅を 10μ sとし、書き込みデータが「110」の場合の実効的なワード線電圧のパルス幅を 10μ sとし、書き込みデータが「110」の場合の実効的なワード線電圧のパルス幅を 2μ sとする。なお、書き込みデータが「111」の場合には、実質的にデータの書き込みがなされないので、実効的なワード線電圧のパルス幅は 0μ sである。

【0059】ここで、書き込みデータが「0xx」 (x:0または1)の場合の実効的なワード線電圧のパルス幅は、実際に選択ワード線に印加するワード線電圧のパルス幅と等しく、したがって、書き込みデータが「0xx」 (x:0または1)の場合には、ワード線電圧の立ち上げと同時に、実質的なデータの書き込みが開始される。これに対して、書き込みデータが「10x」 (x:0または1)の場合および「110」の場合の実

【0060】このように、多値並列書き込み時のビット線電圧を図2(b)に示すように設定し、かつ、実効的なワード線電圧のパルス幅を図2(c)に示すように設定した場合の実質的なビット線電圧(換算ビット線電圧)は、上述の(A)~(C)の関係に基づいて、全てのデータの書き込み時間を20 μ sとした場合に換算すると、図2(d)に示すようになる。すなわち、書き込みデータが「00x」(x:0または1)の場合の換算ビット線電圧は0+0=0Vとなり、書き込みデータが「01x」(x:0または1)の場合の換算ビット線電圧は1.2+0=1.2Vとなり、書き込みデータが「10x」(x:0または1)の場合の換算ビット線電圧は1.5+0.7=2.2Vとなり、書き込みデータが「110」の場合の換算ビット線電圧は1.5+0.7=2.2Vとなり、書き込みデータが「110」の場合の換算ビット線電圧は1.5+1.7=3.2Vとなる。

【0061】このときの理想的な書き込み時のビット線 電圧と換算ビット線電圧との差((a)- (d))を、 図2(e)に示す。ここで、書き込みデータに応じて実 効的なワード線電圧のパルス幅を制御するようなことを 行わなかった場合(全てのデータの書き込み時間を同一 とした場合)、理想的なビット線電圧と換算ビット線電 圧との差が最も大きくなるのは、書き込みデータが「1 10」の場合であり、このときの理想的なビット線電圧 と換算ビット線電圧との差は2.1 Vであった。これに 対して、図2(e)に示すように、書き込みデータに応 じて実効的なワード線電圧のパルス幅を制御して多値並 列書き込みを行う場合に、理想的なビット線電圧と換算 ビット線電圧との差が最も大きくなるのは、書き込みデ ータが「101」の場合であり、このときの理想的なビ ット線電圧と換算ビット線電圧との差は0.8 Vであ る。この場合、書き込み開始時のワード線電圧は、この 書き込みデータが「101」のメモリセルのうち書き込 み速度が最も速いメモリセルが1回目の書き込みサイク ルで丁度書き込みレベルに達するような電圧に設定すれ ばよく、理想的な電圧値より0.8 Vだけ低い電圧に設 定すればよい。これに対して、書き込みデータに応じて 実質的なワード線電圧のパルス幅を制御するようなこと を行わなかった場合(全てのデータの書き込み時間を同 一 (例えば20μs) に設定した場合)、理想的なビッ ト線電圧と実際のビット線電圧との差は、書き込みデー タが「110」の場合に最大となり、その値は2.1V である。

18

【0062】以上のように、この発明による不揮発性半導体記憶装置およびそのデータ書き込み方法によれば、書き込み動作時に、ワード線にパルス状のワード線電圧を印加してメモリセルにデータの書き込みを行い、この際、書き込み対象のメモリセルに実質的にデータの書き込みがなされる時間に対応する実効的なワード線電圧のパルス幅を書き込みデータに応じて制御するようにしていることにより、書き込み開始時のワード線電圧を高く設定することができる。

[0063]

【発明の実施の形態】以下、この発明の実施形態について図面を参照して説明する。

【0064】図3および図4は、この発明の一実施形態による8値型のNAND型フラッシュメモリを示す。図3は、この8値型のNAND型フラッシュメモリの主要部の構成を示し、図4は、この8値型のNAND型フラッシュメモリのメモリセルアレイの等価回路を示す。このNAND型フラッシュメモリは、メモリセルアレイ1、ビット線電圧発生回路2および読み出し/ベリファイ制御回路3などにより構成される。

【0065】メモリセルアレイ1は、図4に示すように、例えば、フローティングゲート(FG)およびコントロールゲート(CG)を有し、それぞれが3ビットのメモリセルとして機能するMOSトランジスタ(メモリセルトランジスタ)がマトリクス状に配置されたものであり、同一行のメモリセルが共通のワード線WL0~WL15に接続されたメモリストリングA0~Anにより構成されている。なお、図4においては、メモリストリングA2以降が省略されている。

【0066】一つのメモリストリングは、メモリセルト ランジスタが直列に複数個接続されたものである。メモ リストリングAOは、メモリセルトランジスタMo-0 ~ M15-0により構成されている。メモリセルトランジスタ M15-0のドレインが選択トランジスタDS0のソースと 接続され、選択トランジスタDS0のドレインがビット 線BL0と接続されている。一方、メモリセルトランジ スタMo-o のソースが選択トランジスタSSОのドレイ ンと接続され、選択トランジスタSS0のソースがソー ス線SLと接続されている。また、メモリセルトランジ スタ M_{0-0} $\sim M_{15-0}$ のコントロールゲートが、それぞれ ワード線WL0~WL15と接続されている。同様に、 メモリストリングA1は、メモリセルトランジスタM 0-1 ~M15-1により構成されている。メモリセルトラン ジスタM15-1のドレインが選択トランジスタDS1のソ ースと接続され、選択トランジスタDS1のドレインが ビット線BL1と接続されている。一方、メモリセルト ランジスタM0-1 のソースが選択トランジスタSS1の ドレインと接続され、選択トランジスタSS1のソース がソース線SLと接続されている。また、メモリセルト ランジスタ $M_{0-1} \sim M_{15-1}$ のコントロールゲートが、そ

れぞれワード線WL0~WL15と接続されている。

【0067】このようにメモリストリングA0,A1と各線とが接続され、他のメモリストリングA2~Anに関しても同様の接続関係とされている。したがって、メモリストリングA0~Anの一端は、選択トランジスタ BLn と接続され、メモリストリングA0~Anの他端は、選択トランジスタSS0~SSnを介してソース線SLと接続ランジスタSS0~SSnを介してソース線SLと接続でれている。そして、選択トランジスタDS0~DSnのゲートが共通のドレイン側選択ゲート線DSGと接続されている。メモリストリングA0~Anが並列に配置されている。

【0068】ビット線BL0およびBL1に対応して設 けられているピット線電圧発生回路2は、図3に示すよ うに、nチャネルMOSトランジスタからなるトランジ スタN1~N14、インバータの入出力同士を結合して なるラッチ回路LQ2, LQ1, LQ0およびpチャネ ルMOSトランジスタからなるトランジスタP1により 構成されている。また、ビット線電圧発生回路2から は、所定の定電圧源と接続されたビット線電圧供給ライ ンVBL1, VBL2, VBL3が導出されている。こ のNAND型フラッシュメモリにおいては、ラッチ回路 LQ2~LQ0を含む1つのビット線電圧発生回路2に 対して2本のビット線が選択的に接続される構成 (ビッ ト線shared)を採っている。なお、ピット線BL2以降 に対応するビット線電圧発生回路も同様の構成とされお り、これらの部分に関する説明は、説明を簡単とするた め省略する。また、他の回路部分に関しても、ビット線 30 BLOおよびBL1に対応する部分にのみ注目し、その 部分に関してのみ説明する。

【0069】ビット線電圧発生回路2により、書き込み時に、書き込みデータに応じたビット線電圧が発生され、そのビット線電圧がビット線BL0、BL1を通じてメモリセルアレイ1のメモリセルトランジスタのチャネルに与えられる。ベリファイ時には、ビット線電圧発生回路2のラッチ回路LQ2、LQ1、LQ0の記憶ノードQ2、Q1、Q0は、メモリセルアレイ1のメモリセルトランジスタに書き込みが十分に行なわれると、「111」に設定される。読み出し時には、メモリセルアレイ1のメモリセルトランジスタのしきい値電圧が検出されてデータの読み出が行なわれる。この時、ラッチ回路LQ2、LQ1、LQ0の記憶ノードQ2、Q1、Q0には、読み出されたデータがデコードされて設定されていく。

【0070】読み出し/ベリファイ制御回路3は、nチャネルMOSトランジスタからなるトランジスタN15~N41により構成されている。この読み出し/ベリファイ制御回路3は、読み出し時またはベリファイ時に、

20

ラッチ回路 L Q 2、 L Q 1、 L Q 0 の状態を制御するものである。読み出し/ベリファイ制御回路 3 からは、制御信号 ϕ L A T 0 \sim ϕ L A T 9 の供給ラインが導出されている。この制御信号 ϕ L A T 0 \sim ϕ L A T 9 の供給ラインに、パルス状の信号が供給される。

【0071】ビット線BL0とノードSAとの間には、高耐圧のnチャネルMOSトランジスタからなるトランジスタHN1およびHN3が直列に接続されている。また、ビット線BL1とノードSAとの間には、高耐圧のnチャネルMOSトランジスタからなるトランジスタHN2およびHN4が直列に接続されている。トランジスタHN1,HN2のゲートに共通の制御信号TRNが供給される。トランジスタHN3のゲートにアドレスデコード信号AiBが供給され、トランジスタHN4のゲートにアドレスデコード信号AiBが供給される。

【0072】ビット線電圧発生回路2においては、ノードSAと電源電圧Vcc(Vccは例えば3.3V)の供給ラインとの間にトランジスタP1が接続されている。トランジスタP1のゲートには制御信号Vrefが供給される。また、ノードSAと接地ラインGNDとの間にトランジスタN1が接続されている。トランジスタN1のゲートには制御信号DISが供給される。

【0073】また、ビット線電圧発生回路2においては、トランジスタN2のドレインがノードSAと接続されている。トランジスタN2のソースがトランジスタN3,N5、N7、N9のドレインと接続されている。トランジスタN2のゲートには制御信号PGMが供給される。

【0074】トランジスタN2のソースと接地ラインと の間にトランジスタN3, N4が直列に接続されてい る。トランジスタN2のソースとビット線電圧供給ライ ンVBL1との間にトランジスタN5, N6が直列に接 続されている。トランジスタN2のソースとビット線電 圧供給ラインVBL2との間にトランジスタN7, N8 が直列に接続されている。トランジスタN2のソースと ビット線電圧供給ラインVBL3との間にトランジスタ N9, N10, N11が直列に接続されている。なお、 この一実施形態によるNAND型フラッシュメモリにお いては、上述のようにGNDレベルのビット線電圧を供 給する電源が接地ラインとなっているが、これは、例え ば、GNDレベルのビット線電圧を供給することが可能 なビット線電圧供給ライン (例えばVBLOとする) を さらに設けて、トランジスタN2のソースとこのビット 線電圧供給ラインVBLOとの間にトランジスタN3, N4を直列に接続するようにしてもよい。

【0075】ラッチ回路LQ2, LQ1, LQ0はそれぞれ記憶ノードQ2, Q1, Q0と、その反転記憶ノード/Q2, /Q1, /Q0とを有している。なお、/は反転を示すバーを意味している。

【0076】ラッチ回路LQ2の反転記憶ノード/Q2

はトランジスタN4,N6のゲートと接続され、記憶ノードQ2はトランジスタN7,N9のゲートと接続されている。ラッチ回路LQ1の反転記憶ノード/Q1はトランジスタN3,N8のゲートと接続され、記憶ノードQ1はトランジスタN5,N10のゲートと接続されている。ラッチ回路LQ0の反転記憶ノード/Q0はトランジスタN11のゲートと接続されている。

【0077】また、ラッチ回路LQ2の記憶ノードQ2、ラッチ回路LQ1の記憶ノードQ1、ラッチ回路LQ0の記憶ノードQ0のそれぞれと接地ラインとの間に、トランジスタN12,N13,N14が接続されている。トランジスタN12,N13,N14のゲートにリセット信号RSTが供給される。

【0078】読み出し/ベリファイ制御回路3においては、トランジスタN15, N16, N17のゲートが、ビット線電圧発生回路2のノードSAと接続されている。トランジスタN15のドレインがラッチ回路LQ2の反転記憶ノード/Q2と接続され、トランジスタN16のドレインがラッチ回路LQ1の反転記憶ノード/Q1と接続されている。

【0079】トランジスタN15のソースと接地ラインとの間にトランジスタN18が接続されていると共に、これと並列的にトランジスタN19, N20, N21が直列に接続されている。

【0080】トランジスタN16のソースがトランジスタN22のドレインおよびトランジスタN27のドレインと接続されている。トランジスタN22のソースと接地ラインとの間にトランジスタN23,N24が直列に接続されていると共に、これと並列的にトランジスタN25,N26が直列に接続されている。トランジスタN27のソースと接地ラインとの間にトランジスタN28,N29が直列に接続されていると共に、これと並列的にトランジスタN30,N31が直列に接続されている。

【0081】トランジスタN17のソースがトランジスタN32のドレインおよびトランジスタN37のドレインと接続されている。トランジスタN32のソースと接地ラインとの間にトランジスタN33,N34が直列に接続されていると共に、これと並列的にトランジスタN35,N36が直列に接続されている。トランジスタN37のソースと接地ラインとの間にトランジスタN38,N39が直列に接続されていると共に、これと並列的にトランジスタN40,N41が直列に接続されている。

【0082】読み出し/ベリファイ制御回路3からは、制御信号 ϕ LAT $0 \sim \phi$ LAT9 の供給ラインが導出される。トランジスタN18のゲートに制御信号 ϕ LAT0が供給される。トランジスタN21のゲートに制御信号 ϕ LAT1が供給される。トランジスタN24のゲー

22

トに制御信号 ϕ LAT 2が供給される。トランジスタN 26のゲートに制御信号 ϕ LAT 3が供給される。トランジスタN 29のゲートに制御信号 ϕ LAT 4が供給される。トランジスタN 31のゲートに制御信号 ϕ LAT 5が供給される。トランジスタN 34のゲートに制御信号 ϕ LAT 6が供給される。トランジスタN 36のゲートに制御信号 ϕ LAT 7が供給される。トランジスタN 39のゲートに制御信号 ϕ LAT 8が供給される。トランジスタN 39のゲートに制御信号 ϕ LAT 8が供給される。トランジスタN 41のゲートに制御信号 ϕ LAT 9が供給される。

【0083】ラッチ回路LQ2の反転記憶ノード/Q2がトランジスタN27,N37のゲートと接続され、記憶ノードQ2がトランジスタN22,N32のゲートと接続されている。ラッチ回路LQ1の反転記憶ノード/Q1がトランジスタN35,N40のゲートと接続され、記憶ノードQ1がトランジスタN33,N38のゲートと接続されている。ラッチ回路LQ0の反転記憶ノード/Q0がトランジスタN28,N23のゲートと接続され、記憶ノードQ0がトランジスタN30,N25,N20のゲートと接続されている。

【0084】そして、ラッチ回路LQ2の記憶ノードQ2とバスラインIO0との間にトランジスタN51が接続され、ラッチ回路LQ1の記憶ノードQ1とバスラインIO1との間にトランジスタN52が接続され、ラッチ回路LQ0の記憶ノードQ0とバスラインIO2との間にトランジスタN53が接続されている。また、カラムゲートとしてのトランジスタN51,N52,N53のゲートが信号Y1_0の供給ラインと接続されている。

【0085】また、図示は省略するが、このNAND型フラッシュメモリは、各信号線に供給する所定の電圧を発生させるための昇圧回路およびその制御回路を有している。具体的には、このNAND型フラッシュメモリは、後述する書き込み電圧VPGM発生用の昇圧回路およびその制御回路、書き込みパス電圧Vpass発生用の昇圧回路およびその制御回路、P5V(読み出し時のパス電圧で例えば5V~6V程度)発生用の昇圧回路およびその制御回路を有している。

【0086】上述のように構成されたこの一実施形態によるNAND型フラッシュメモリにおいて、1個のメモリセルトランジスタに3ビットからなり8値をとるデータが記録される。3ビットからなり8値をとるデータのしきい値電圧Vthの分布と、データ内容とは、例えば図2に示すような対応関係とされる。

【0087】具体的には、図2において分布7はデータ「000」が書き込まれて第7の正のしきい値電圧Vthの書き込み状態とされるメモリセルトランジスタの分布であり、分布6はデータ「001」が書き込まれて第6の正のしきい値電圧Vthの書き込み状態とされるメモリセルトランジスタの分布であり、分布5はデータ「01

○」が書き込まれて第5の正のしきい値電圧Vthの書き込み状態とされるメモリセルトランジスタの分布であり、分布4はデータ「011」が書き込まれて第4の正のしきい値電圧Vthの書き込み状態とされるメモリセトランジスタの分布であり、分布3はデータ「100」が書き込まれて第3の正のしきい値電圧Vthの書き込まれて第2の分布であり、分布1はデータ「10」が書とされるメモリセルトランジスタの分布であり、分布1はデータ「110」が書とされるメモリセルトランジスタの分布である。またれるメモリセルトランジスタの分布である。これるメモリセルトランジスタの分布である。これるメモリセルトランジスタの分布である。

【0088】また、図2においては、後述するベリファイ動作における読み出し時の各状態に対する選択ワード線電圧が V VF1、V VF2、V VF3、V VF4、V VF5、V VF6、V VF7で示され、通常読み出し時の各状態に対する選択ワード線電圧が V RD1、V RD2、V RD3、V RD4、V RD5、V RD6、V RD7で示されている。その大小関係は、V VF7 > V RD7 > V VF6 > V RD6 > V VF5 > V RD5 > V VF4 > V RD4 > V VF3 > V RD3 > V VF2 > V RD2 > V VF1 > V RD1 とされる。一例を挙げると、V VF7 = 3.8 V, V RD7 = 3.6 V, V VF6 = 3.2 V, V RD6 = 3.0 V, V VF5 = 2.6 V, V RD5 = 2.4 V, V VF4 = 2.0 V, V RD4 = 1.8 V, V VF3 = 1.4 V, V RD3 = 1.2 V, V VF2 = 0.8 V, V RD2 = 0.6 V, V VF1 = 0.2 V, V RD1 = 0 V である。

【0089】上述のように構成されたこの一実施形態によるNAND型フラッシュメモリにおける書き込み動作、ベリファイ動作および通常読み出し動作について以下に説明する。

【0090】まず、この一実施形態によるNAND型フラッシュメモリの書き込み動作について説明する。図5に、この一実施形態によるNAND型フラッシュメモリの書き込み動作における各部の信号の状態を示す。なお、ここでは、メモリストリングAOが書き込み対象として選択されているものとする。この一実施形態によるNAND型フラッシュメモリにおいては、書き込み動作とベリファイ動作とを繰り返し行うことにより、書き込み対象のメモリセルトランジスタに対して所望のアードとが引き込まれてゆく。この際、書き込み開始時のワード線電圧を所定の初期電圧に設定し、徐々に所定のステップ幅で段階的にワード線電圧を増加させながら書き込みを順次行うISPPと称される方法が用いられる。

【0091】書き込み動作の前には、制御信号PGMがローレベル(GNDレベル)に設定されてトランジスタN2がオフされ、ビット線BL0,BL1と書き込み制御回路2とが切り離されている。そして、制御信号DI

24

Sがハイレベル(Vccレベル)に、制御信号TRNおよびアドレスデコード信号AiB, AiNが(Vcc-Vth) レベルに設定されている。このときトランジスタHN1, HN2, HN3, HN4およびトランジスタN1がオンしていることにより、全ビット線は接地されている。また、ビット線電圧供給ラインVBL1の電圧は電圧VB1(例えば1.2V)に設定され、ビット線電圧供給ラインVBL2およびビット線電圧供給ラインVBL3の電圧はVccレベルに設定されている。

【0092】この状態で書き込みが起動された場合に は、書き込みデータがデータバスを介してビット線電圧 発生回路2のラッチ回路LQ2, LQ1, LQ0に供給 され、そして、その書き込みデータがラッチ回路LQ 2, LQ1, LQ0に取り込まれて保持される。このラ ッチ回路LQ2,LQ1,LQ0のラッチデータに基づ いて書き込みが行われる。その後、制御信号DISがロ ーレベルに切り換えられ、ビット線BL0, BL1が接 地ラインと切り離される。そして、制御信号TRNおよ びアドレスデコード信号AiB, AiNがVc以上の所 定のハイレベル、例えばP5Vレベルに設定されると共 に、制御信号Vref がローレベル(GNDレベル)に設 定される。これにより、全ビット線がVccに充電され る。また、メモリセルアレイ1のドレイン側選択ゲート 線DSGがVccレベルに、ソース側選択ゲート線SSG がGNDレベルに設定される。メモリストリングA0の メモリセルトランジスタのチャネルCH0およびメモリ ストリングA1のメモリセルトランジスタのチャネルC H 1 は、(Vcc-VthDSG)に充電される。VthDSG は 選択トランジスタDS0、DS1のしきい値電圧であ る。

【0093】その後、アドレスデコード信号AiB,A iNで書き込み対象とされるメモリストリングが選択さ れる。ここでは、例えば、メモリストリングA0が書き 込み対象として選択されている場合について説明する。 この場合、ビット線電圧供給ラインVBL1が電圧VB 1に設定され、ビット線電圧供給ラインVBL 2 および VBL3がVccレベルに設定されている状態で、制御信 号Vref がビット線BLOなどのリーク電流を補償する だけの電流をトランジスタ P 1 が流すことが可能な所定 レベルの電圧 (例えば2V) に設定される。また、アド レスデコード信号 AiNがローレベル (GNDレベル) に設定され、トランジスタHN4がオフ状態に切り換え られ、非選択側のビット線BL1がVccに充電された状 態でフローティング状態に保持され、メモリストリング A1のメモリセルトランジスタのチャネルCH1が(V cc-VthDSG) レベルに保持される。

【0094】そして、一定時間経過後、制御信号PGMがハイレベルに設定されてトランジスタN2がオンに切り換えられる。このことで、選択ビット線BL0とビット線電圧発生回路2とが接続され、選択ビット線BL0

が書き込みデータに応じた電圧に設定される。

【0095】このとき、書き込みデータが「00x」 (x:0または1)の場合には、トランジスタN3,N4がオンし、ビット線BL0は接地ラインと接続される。したがって、ビット線BL0およびメモリストリングA0のメモリセルトランジスタのチャネルCH0はGNDレベルに放電される。

【0096】書き込みデータが「01x」(x:0または1)の場合には、トランジスタN5,N6がオンし、ビット線BL0はビット線電圧供給ラインVBL1と接続される。したがって、ビット線BL0およびメモリストリングA0のメモリセルトランジスタのチャネルCH0は電圧VB1(=1.2V)に放電される。

【0097】書き込みデータが「10x」(x:0または1)の場合には、トランジスタN7,N8がオンし、ビット線BL0はビット線電圧供給ラインVBL2と接続される。したがって、ビット線BL0はVccに保持され、メモリストリングA0のメモリセルトランジスタのチャネルCH0は(Vcc-VthDSG)に保持される。

【0098】書き込みデータが「110」の場合には、トランジスタN9, N10, N11がオンし、ビット線BL0はビット線電圧供給ラインVBL3と接続される。したがって、ビット線BL0はV α に保持され、メモリストリングA0のメモリセルトランジスタのチャネルCH0は($V\alpha$ -VthDSG)に保持される。

【0099】なお、書き込みデータが「1111」の場合には、電流路が形成されず、ビット線BL0は、接地ラインおよびビット線供給ラインVBL1~VBL3のいずれにも接続されない。したがって、ビット線BL0はVccに充電された状態でフローティング状態にされ、メモリストリングA0のメモリセルトランジスタのチャネルCH0は(Vcc-VthDSG)に保持される。

【0100】その後、ワード線にパルス幅が例えば20 μ sのパルス状のワード線電圧が印加される。この場合、ワード線WL0~WL15のうち、書き込み対象ページとされる選択ワード線が書き込み電圧VPGMに設定され、それ以外の非選択ワード線が書き込みパス電圧Vpassに設定される。

【0101】このとき、書き込みデータが「00x」 (x:0または1) および「01x」 (x:0または1) のメモリセルトランジスタにおいては、選択ワード 線に印加されたワード線電圧(書き込み電圧 VPGM) とメモリセルトランジスタのチャネル電圧との電界により FNトンネリング現象が起こり、データの書き込みが開始される。また、書き込みデータが「10x」 (x:0または1)、「110」および「111」のメモリセルトランジスタのチャネル、ならびに、非選択側のメモリストリングA1のメモリセルトランジスタのチャネルCH1は、ドレイン側の選択トランジスタDS0, DS1によってビット線BL0, BL1から切り離され、ワー

26

ド線との容量結合により非書き込み電位にブーストされ、これらのメモリセルトランジスタに対してはデータの書き込みが行われない。

【0102】したがって、この間、書き込みデータが $\lceil 00x \rfloor$ (x:0または1)および $\lceil 01x \rfloor$ (x:0または1)のメモリセルトランジスタに対してのみ、データの書き込みが行われる。

【0103】そして、ワード線電圧の印加を開始してから所定時間、例えば10 μ s経過後、ビット線電圧供給ラインVBL2の電圧がVCCレベルから電圧VB2(例えば1.5V)に切り換えられる。

【0104】このとき、書き込みデータが「10x」 (x:0または1) の場合には、ビット線BL0は電圧 VB2 (=1.5 V) に放電され、選択トランジスタD S0がオンし、メモリストリングA0のメモリセルトラ ンジスタのチャネルCH0は電圧VB2(=1.5 V) に設定される。このことにより、書き込みデータが「1 $0 \times (x : 0 \Rightarrow t \land 1)$ のメモリセルトランジスタに おいて、データの書き込みが開始される。書き込みデー タが「00x」 (x:0または1) のメモリセルトラン ジスタおよび書き込みデータが「01x」 (x:0また は1)のメモリセルトランジスタにおいては、データの 書き込みが継続して行われる。書き込みデータが「11 0」および「111」のメモリセルトランジスタのチャ ネル、ならびに、非選択側のメモリストリングA1のメ モリセルトランジスタのチャネルCHlは、非書き込み 電位にブーストされた状態に保持され、これらのメモリ セルトランジスタに対してはデータの書き込みが行われ ない。

【0105】したがって、この間、書き込みデータが $\lceil 00x \rfloor$ (x:0または1)、 $\lceil 01x \rfloor$ (x:0または1) および $\lceil 10x \rfloor$ (x:0または1) のメモリセルトランジスタに対して、データの書き込みが行われる。

【0106】 さらに、ビット線電圧供給ラインVBL2 の電圧が電圧VB2に切り換えられてから所定時間、例えば8 μ s経過後(ワード線電圧の印加を開始してから 18 μ s経過後)、ビット線電圧供給ラインVBL3の電圧がVCレベルから電圧VB3(例えば1.5V)に 40 切り換えられる。

【0107】このとき、書き込みデータが「110」の場合には、ビット線BL0は電圧VB3(=1.5V)に放電され、選択トランジスタDS0がオンし、メモリストリングA0のメモリセルトランジスタのチャネルCH0は電圧VB3(=1.5V)に設定される。このことにより、書き込みデータが「110」のメモリセルトランジスタにおいて、データの書き込みが開始される。書き込みデータが「00x」(x:0または1)のメモリセルトランジスタ、書き込みデータが「01x」

0 (x:0または1) のメモリセルトランジスタおよび售

き込みデータが「10x」(x :0または1)のメモリ セルトランジスタにおいては、データの書き込みが継続 して行われる。書き込みデータが「111」のメモリセ ルトランジスタのチャネルおよび非選択側のメモリスト リングA1のメモリセルトランジスタのチャネルCH1 は、非書き込み電位にプーストされた状態に保持され、 これらのメモリセルトランジスタに対してはデータの書 き込みが行われない。

【0108】したがって、この間、書き込みデータが $\lceil 00x \rfloor$ $(x:0\pm t\pm 1)$, $\lceil 01x \rfloor$ $(x:0\pm t\pm 1)$ たは1)、「10x」(x:0または1) および「110」のメモリセルトランジスタに対して、データの書き 込みが行われる。

【0109】そして、ビット線電圧供給ラインVBL3 の電圧が電圧 V B 3 に切り換えられてから 2 μ s 経過後 (ワード線電圧の印加を開始してから 2 0 μ s 経過 後)、ワード線電圧が0Vに設定され、書き込みサイク ルが終了される。

【0110】上述の書き込み動作においては、ビット線 電圧発生回路2において、ビット線電圧を書き込みデー 20 タに応じた電圧に設定されるタイミングが、書き込みデ ータの書き込みレベルが浅い場合ほど遅くされているの が特徴的である。

【0111】具体的には、書き込みデータが「00x」 (x:0stal) および「01x」 (x:0stal)1) の場合、ワード線電圧が立ち上げられる前に、ビッ ト線BL0がそれぞれ0V、電圧VB1 (=1.2V) に設定され、書き込みデータが「10x」(x:0また は1)の場合、ワード線電圧が立ち上がってから10μ s 経過後にビット線 B L O が電圧 V B 2 (= 1. 5) に 設定され、書き込みデータが「110」の場合、ワード 線電圧が立ち上がってから18 µ s 経過後にビット線B L 0 が電圧 V B 3 (= 1.5 V) に設定される。この場 合、メモリセルトランジスタに対して実質的にデータの 書き込みがなされる時間は、書き込みデータが「0 x x」 (x:0または1) の場合、20 μ sであり、書き 込みデータが「10x」 (x:0または1) の場合、10 μ s であり、書き込みデータが「1 1 0 」の場合、 2 μ s である。なお、 書き込みデータが「1 1 1 」 の場 合、メモリセルトランジスタに対して実質的にデータの 豊き込みがなされる時間は、0μsである。この実質的 にデータの書き込みがなされる時間は、実効的なワード 線電圧のパルス幅 (印加時間) に対応している。

【0112】このように、この一実施形態においては、 ビット線電圧を書き込みデータに応じた電圧に設定され るタイミングを、書き込みデータに応じて制御すること により、書き込みデータに応じた実効的なワード線電圧 のパルス幅の制御が行われている。

【0113】次に、ペリファイ動作について説明する。

28

モリのベリファイ動作における各部の信号の状態を示 す。なお、ここでは、上述の書き込み動作に引き続き、 メモリストリングA0がベリファイ対象として選択され ているものとする。

【0114】上述の書き込み動作において、ワード線電 圧VNLがGNDレベルに設定されて1回の書き込みサイ クルが終了された後、制御信号PGMがVccレベルから GNDレベルに切り換えられ、ピット線BLOとピット 線電圧発生回路2とが切り離される。そして、制御信号 DISがハイレベル、アドレスデコード信号AiNがP 5 V レベルに設定されると共に、アドレスデコード信号 A i Bおよび制御信号TRNが書き込み時のままP5V レベルに設定され、この間に、全ビット線が接地され る。一定時間経過後、制御信号TRNがGNDレベルに 設定され、さらに一定時間経過後、制御信号DISがG NDレベルに切り換えられる。そして、アドレスデコー ド信号AiNがGNDレベルに設定され、非選択側のビ ット線BL1がフローティング状態とされると共に、制 御信号TRNが(Vcc-Vth)レベルに設定される。こ のとき、アドレスデコード信号AiBがP5Vレベルで あることにより、選択ビット線BLOとノードSAとが 接続される。

【0115】このベリファイ動作では、1回の書き込み が終了する毎にデータ「000」, 「001」, 「01 $0 \rfloor$, $\lceil 0 \ 1 \ 1 \rfloor$, $\lceil 1 \ 0 \ 0 \rfloor$, $\lceil 1 \ 0 \ 1 \rfloor$, $\lceil 1 \ 1$ 0」に対応したしきい値電圧 V thの判定が行われる。こ のしきい値電圧Vthの判定は、制御信号DISがローレ ベルに切り換えられた後、ドレイン側選択ゲート線DS Gおよびソース側選択ゲート線SSGが非選択ワード線 の電圧と同じ所定のハイレベルの電圧、例えばP5Vに 設定され、選択ワード線の電圧VMLを例えばVVF7 →V VF6 → V VF5 → V VF4 → V VF3 → V VF2 → V VF1 の順序 で段階的に下げながらなされる。

【0116】まず、各ワード線電圧での実際のしきい値 電圧 V thの判定の前処理として制御信号 V ref がローレ ベル (GNDレベル) に設定されてトランジスタP1が オンされ、ビット線BLOに対して電源電圧Vccでの充 電がなされる。ある程度時間が経過すると、ビット線B L0の電圧が上昇し、トランジスタHN1のゲートーソ ース間の電位差がVth´(Vth´はトランジスタHN1 のしきい値電圧) 以下となるとき自動的にトランジスタ HN1, HN3がオフする。したがって、ピット線BL 0は (Vcc-Vth-Vth´) レベル (例えば1V程度) に充電され、ノードSAはVccレベルとなる。

【0117】上述した状態で以て選択ワード線の電圧を 所定値とすると共に、ラッチ回路LQ2~LQ0のノー ドQ2~Q0が所定データに設定された状態で、セル電 流の有無をビット線BLOおよびノードSAの電圧に反 映させてしきい値電圧Vthの判定がなされる。つまり、 図 6 に、この一実施形態によるNAND型フラッシュメ 50 所定のメモリセルトランジスタのしきい値電圧 V th以上

の電圧がそのコントロールゲートに供給されてセル電流が流れる場合には、ビット線BLOの電圧が降下し、トランジスタHN1,HN3がオンする。したがって、ノードSAは、ビット線BLOの電圧(Vcc-Vth-Vth ′)とほぼ等しい電圧まで降下する。また、所定のメモリセルトランジスタのしきい値電圧Vth未満の電圧がそのコントロールゲートに供給される場合には、セル電流が流れず、ビット線BLOの電圧が降下することがなく、ノードSAの電圧は、そのままVccレベルに保持される。この関係に基づいてしきい値電圧Vthの判定がなされる。

【0118】ビット線BL0の充電が完了すると、制御信号Vref がビット線BL0のリーク電流を補償するだけの電流をトランジスタP1が流すことが可能な所定レベルの電圧(例えば、2V)に設定される。

【0120】そして、一定時間経過後、パルス状の信号である制御信号 ϕ LAT0、 ϕ LAT2、 ϕ LAT6が順次ハイレベルに設定される。

【0121】制御信号 ø L A T O がハイレベルに設定されると、トランジスタ N 1 8 がオンし、このときトランジスタ N 1 5 がオンしていることにより、ラッチ回路 L Q 2 の反転記憶ノード/Q 2 がローレベルに設定されて 30記憶ノードQ 2 がローレベルからハイレベルに反転する。このとき、ラッチ回路 L Q 2 の記憶ノード Q 2 と接続されたトランジスタ N 2 2 , N 3 2 のゲートがハイレベルになる。

【0122】制御信号 ϕ LAT2がハイレベルに設定されると、トランジスタN24がオンし、このときトランジスタN23,N22およびトランジスタN16がオンしていることにより、ラッチ回路LQ1の反転記憶ノード/Q1がローレベルに設定されて記憶ノードQ1がローレベルからハイレベルに反転する。このとき、ラッチ回路LQ1の記憶ノードQ1と接続されたトランジスタN33のゲートがハイレベルになる。

【0123】制御信号 ø LAT6がハイレベルに設定されると、トランジスタN34がオンし、このときトランジスタN33,N32およびトランジスタN17がオンしていることにより、ラッチ回路LQ0の反転記憶ノード/Q0がローレベルに設定されて記憶ノードQ0がローレベルからハイレベルに反転する。

【0124】以上により、書き込みデータが「000」 のメモリセルトランジスタで、そのしきい値電圧Vthが 50 30

VVF7 より大きい(Vth>VVF7)場合、ラッチ回路 LQ2、LQ1、LQ0のラッチデータは「111」に反転し、書き込み禁止状態とされる。

【0125】一方、メモリセルトランジスタのしきい値 電圧 V thが V VF7 より小さい(V th < V VF7)場合、リ ーク補償電流より大きいセル電流が流れ、ノードSAの 電圧が降下してトランジスタHN1, HN3がオンし、 ビット線BLOの容量CBLとノードSAの容量CSA(< <CBL)との間で電荷の再分配が起こり、ノードSAの 電圧がビット線BLOの電圧(Vcc-Vth-Vth´)と ほぼ同程度のローレベル(例えば1V程度)となる。こ のため、制御信号 ø LAT 0, ø LAT 2, ø LAT 6 によりトランジスタN18, N24, N34がオンして も、トランジスタN15, N16, N17のゲートが口 ーレベル (例えば、1V) となっているため、トランジ スタN15, N16, N17のそれぞれのドレインーソ -ス間が高抵抗な状態とされ、ラッチ回路LQ2~LQ 0の記憶ノードQ2~Q0を反転させるのに必要な電流 を流すことができず、結果として設定状態が保持され る。

【0126】選択ワード線の電圧VWLがVVF7に設定された状態でのしきい値電圧Vthの判定が完了すると、再度、制御信号Vrefがローレベルに設定されてトランジスタP1がオンされ、ビット線BL0に対して電源電圧Vccでの充電がなされる。ビット線BL0の充電が完了すると、制御信号Vrefが所定レベルの電圧(例えば、2V)に設定される。

【0127】次に、選択ワード線の電圧 V \mathbb{N} \tilde{N} VVF6 に設定され、書き込みデータが「001」に対応するしきい値電圧 V \tilde{N} \tilde{N}

【0128】そして、一定時間経過後、パルス状の信号である制御信号 ϕ LAT5、 ϕ LAT1が順次ハイレベルに設定される。

【0129】制御信号 ϕ LAT5がハイレベルに設定されると、トランジスタN31がオンし、このときトランジスタN30,N27およびトランジスタN16がオンしていることにより、ラッチ回路LQ1の反転記憶ノードQ1がローレベルに設定されて記憶ノードQ1がローレベルに反転する。このとき、ラッチ回路LQ1の記憶ノードQ1と接続されたトランジスタN19のゲートがハイレベルになる。なお、メモリセルトランジスタのしきい値電圧VthがV VF7 に設定された状態でのしきい値電圧VthがV VF7 に設定された大ランジスタのしきい値電圧V 大がV VF7 に設定された状態でのしきい値電圧V 大がV VF7 に設定された状態でのしきい値電圧V 大がV VF7 に設定された大

イレベルに判定されているため、ここでは変化しない。また、書き込みデータが「000」でメモリセルトランジスタのしきい値電圧VthがVVF7>Vth>VVF6の場合には、ラッチ回路LQ0の記憶ノードQ0がローレベルであることによりトランジスタN30がオフし、ラッチ回路LQ1の記憶ノードQ1は変化しない。

【0130】制御信号。LAT1がハイレベルに設定さ れると、トランジスタN21がオンし、このときトラン ジスタN20、N19およびトランジスタN15がオン していることにより、ラッチ回路LQ2の反転記憶ノー ド/Q2がローレベルに設定されて記憶ノードQ2がロ ーレベルからハイレベルに反転する。なお、メモリセル トランジスタのしきい値電圧VthがVth>VVF7 の場合 には、選択ワード線の電圧VWLがVVF7 に設定された状 態でのしきい値電圧Vthの判定において、すでにラッチ 回路LQ2の反転記憶ノード/Q2がローレベルからハ イレベルに判定されているため、ここでは変化しない。 また、書き込みデータが「000」でメモリセルトラン ジスタのしきい値電圧 V thが V VF7 > V th > V VF6 の場 合には、ラッチ回路LQ0の記憶ノードQ0がローレベ ルであることによりトランジスタN3Oがオフし、ラッ チ回路LQ1の記憶ノードQ1は変化せず、したがっ て、トランジスタN19がオンしないので、ラッチ回路 LQ2の記憶ノードQ2は変化しない。

【0131】以上により、書き込みデータが「001」のメモリセルトランジスタで、そのしきい値電圧 V thがワード線電圧 V VF6 より大きい(V th > V VF6)場合、ラッチ回路 L Q 2、 L Q 1、 L Q 0 のラッチデータは「111」に反転し、書き込み禁止状態とされる。

【0133】以下、同様にして、選択ワード線の電圧V WLがVVF5 に設定され、費き込みデータが「010」に対応するしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT δ 8, ϕ LAT δ 1が順次ハイレベルに設定され、費き込み δ 50

32

データが「010」のメモリセルトランジスタで、そのしきい値電圧VthがVVF5 より大きい(Vth>VVF5) 場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが「111」に反転するように制御される。

【0134】選択ワード線の電圧VNがVVF4 に設定され、書き込みデータが「011」に対応するしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT1がハイレベルに設定され、書き込みデータが「011」のメモリセルトランジスタで、そのしきい値電圧VthがVVF4 より大きい(Vth>VVF4)場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが「111」に反転するように制御される。

【0135】選択ワード線の電圧VMがVVF3 に設定され、書き込みデータが「100」に対応するしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT2, ϕ LAT6が順次ハイレベルに設定され、書き込みデータが「100」のメモリセルトランジスタで、そのしきい値電圧VthがVVF3 より大きい(V th>V VF3)場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが「111」に反転するように制御される。

【0136】選択ワード線の電圧VMがVVF2に設定され、書き込みデータが「101」に対応するしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT3がハイレベルに設定され、書き込みデータが「101」のメモリセルトランジスタで、そのしきい値電圧VthがVVF2より大きい(Vth>VVF2)場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが「111」に反転するように制御される。

【0137】選択ワード線の電圧V NLがVVF1 に設定され、書き込みデータが「110」に対応するしきい値電圧V thの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT 6 がハイレベルに設定され、書き込みデータが「110」のメモリセルトランジスタで、そのしきい値電圧V thがVVF1 より大きい(V th>VVF1)場合のみラッチ回路 LQ2、LQ1、LQ0のラッチデータが「111」に反転するように制御される。

【0138】そして、選択ワード線の電圧VWLがVVF1に設定された状態でのしきい値電圧Vthの判定が完了した段階で、全ラッチデータの反転信号のワイロードORがとられ、1つでも"0"があれば、ワイヤードORの結果はローレベルとなって、再書き込みプロセスに移行し、全てが"1"となっていれば、書き込みが終了する。以上の書き込みおよびベリファイのサイクルは、全てのメモリセルトランジスタが書き込み十分と判定されるか、所定回数に達するまで繰り返される。

【0139】次に、通常読み出し動作について具体的に

説明する。図7に、この一実施形態によるNAND型フラッシュメモリの通常読み出し動作時における各部の信号の状態を示す。なお、ここでは、メモリストリングAOが読み出し対象として選択されているものとする。また、メモリセルトランジスタには、書き込み動作により、しきい値電圧Vthと書き込みデータとが図2に示すような対応関係となるように、書き込みデータに応じて書き込みがなされているものとする。

【0140】通常読み出し動作の前には、制御信号PG MがGNDレベルに設定されてトランジスタN2がオフされ、ビット線BLO, BL1とビット線電圧発生回路2とが切り離されている。また、アドレスデコード信号AiB、AiNおよび制御信号TRNが(VccーVth)レベルに設定され、制御信号VrefがVccレベルに設定されると共に、制御信号DISがハイレベルに設定されてトランジスタN1がオンされ、ビット線BLO, BL1がGNDレベルに設定されている。

【0141】通常読み出し動作が起動されると、その動作に先立ってリセット信号RSTが一定期間ハイレベルに設定され、ラッチ回路LQ2~LQ0に保持されているデータが全てローレベルにリセットされる。通常読み出し動作は、ラッチ回路LQ2~LQ0のリセット完了後、即ち、制御信号DISおよびリセット信号RSTが共にローレベルに切り換えられた後、ドレイン側選択ゲート線DSGおよびソース側選択ゲート線SSGが非選択ワード線の電圧と同じ所定のハイレベルの電圧、例えばP5V(5.0~6.0Vの所定の電圧)に設定され、選択ワード線の電圧VWLを例えばVRD7 → VRD6 → VRD5 → VRD4 → VRD3 → VRD2 → VRD1の順序で段階的に下げながらなされる。

【0142】また、各ワード線電圧での実際のしきい値電圧 V thの判定の前処理として、さらに制御信号 V refがローレベルに設定されてトランジスタ P 1 がオンされ、ビット線 B L 0 に対して電源電圧 V ccでの充電がなされる。ある程度時間が経過すると、ビット線 B L 0 の電圧が上昇し、トランジスタ H N 1 のゲートーソース間の電位差が V th ´(V th ´はトランジスタ H N 1 のしきい値電圧)以下となるとき自動的にトランジスタ H N 1, H N 3 がオフする。したがって、ビット線 B L 0 は(V cc - V th - V th ´)レベル(例えば 1 V程度)に充電され、ノード S A は V cc レベルとなる。

【0143】上述した状態で以て選択ワード線の電圧を所定値とし、セル電流の有無をビット線BLOおよびノードSAの電圧に反映させてしきい値電圧Vthの判定がなされる。つまり、所定のメモリセルトランジスタのしきい値電圧Vth以上の電圧がそのゲートに供給されてセル電流が流れる場合には、ビット線BLOの電圧が降下し、トランジスタHN1,HN3がオンする。したがって、ノードSAの電圧は、ほほビット線BLOの電圧(Vcc-Vth-Vth´)とほぼ同程度のローレベル(例

34

えば1V程度)まで降下する。また、所定のメモリセルトランジスタのしきい値電圧Vth未満の電圧がそのゲートに供給される場合には、セル電流が流れず、ビット線BL0の電圧が降下することがなく、ノードSAの電圧は、そのままVccレベルに保持される。この関係に基づいてしきい値電圧Vthの判定がなされる。

【0144】ビット線BL0の充電が完了すると、制御信号Vrefがビット線BL0のリーク電流を補償するだけの電流をトランジスタP1が流すことが可能な所定レベルの電圧(例えば、2V)に設定される。

【0145】まず、選択ワード線電圧 VWLが VRD7 に設定された状態でのしきい値電圧 V thの判定がなされる。ここで、メモリセルトランジスタのしきい値電圧 V thが VRD7 より大きい(V th > VRD7)場合、セル電流が流れないことにより、ノード S A は V cc V でルルに保持される。このとき、トランジスタ N 15, N 16, N 17がオンする。

【0146】そして、一定時間経過後、パルス状の信号である制御信号 ϕ LAT0, ϕ LAT2, ϕ LAT6 が 順次ハイレベルに設定される。

【0147】制御信号 ϕ LAT 0 がハイレベルに設定されると、トランジスタN 18 がオンし、このときトランジスタN 15 がオンしていることにより、ラッチ回路 LQ 2 の反転記憶ノード/Q2 がローレベルに設定されて記憶ノードQ2 がローレベルからハイレベルに反転する。このとき、ラッチ回路 LQ2 の記憶ノードQ2 と接続されたトランジスタN 22, N 32 のゲートがハイレベルになる。

【0148】制御信号 ø LAT 2がハイレベルに設定されると、トランジスタN 24がオンし、このときトランジスタN 23, N 22 およびトランジスタN 16がオンしていることにより、ラッチ回路LQ1の反転記憶ノード/Q1がローレベルに設定されて記憶ノードQ1がローレベルからハイレベルに反転する。このとき、ラッチ回路LQ1の記憶ノードQ1と接続されたトランジスタN33のゲートがハイレベルになる。

【0149】制御信号 ¢ LAT6がハイレベルに設定されると、トランジスタN34がオンし、このときトランジスタN33, N32およびトランジスタN17がオンしていることにより、ラッチ回路LQ0の反転記憶ノード/Q0がローレベルに設定されて記憶ノードQ0がローレベルからハイレベルに反転する。

【0150】以上により、メモリセルトランジスタのしきい値電圧VthがVRD7 より大きい(Vth>VRD7)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが「111」に反転する。

【0151】一方、メモリセルトランジスタのしきい値 電圧VthがVRD7 より小さい(Vth<VRD7)場合、リ ーク補償電流より大きいセル電流が流れ、ノードSAの 50 電圧が降下してトランジスタHN1,HN3がオンし、 ビット線BL0の容量CBLとノードSAの容量CSA(<<CBL)との間で電荷の再分配が起こり、ノードSAの電圧がビット線BL0の電圧($Vcc-Vth-Vth^{\prime}$)とほぼ同程度のローレベル(例えば1V程度)となる。このため、制御信号 ϕ LAT0, ϕ LAT2, ϕ LAT6によりトランジスタN18, N24, N34がオンしても、トランジスタN15, N16, N17のゲートがローレベル(例えば、1V)となっているため、トランジスタN15, N16, N17のそれぞれのドレインース目が高抵抗な状態とされ、ラッチ回路LQ2~LQ0の記憶ノードQ2~Q0を反転させるのに必要な電流を流すことができず、結果としてリセットのままのローレベルな状態が保持される。

【0152】選択ワード線の電圧VWLがVRD7に設定された状態でのしきい値電圧Vthの判定が完了すると、再度、制御信号Vrefがローレベルに設定されてトランジスタP1がオンされ、ビット線BL0に対して電源電圧Vccでの充電がなされる。ビット線BL0の充電が完了すると、制御信号Vrefが所定レベルの電圧(例えば、2V)に設定される。

【0153】次に、選択ワード線の電圧VNLがVRD6に設定された状態でのしきい値電圧Vthの判定がなされる。ここで、メモリセルトランジスタのしきい値電圧VthがVRD6より大きい(Vth>VRD6)場合、セル電流が流れないことにより、ノードSAはVccレベルに保持される。このとき、トランジスタN15,N16,N17がオンする。

【0154】そして、一定時間経過後、パルス状の信号である制御信号 ϕ LAT0, ϕ LAT2 が順次ハイレベルに設定される。

【0155】制御信号 ϕ LAT 0 がハイレベルに設定されると、トランジスタN 18 がオンし、このときトランジスタN 15 がオンしていることにより、ラッチ回路 LQ 2 の反転記憶ノード/Q 2 がローレベルに設定されて記憶ノードQ 2 がローレベルからハイレベルに反転する。このとき、ラッチ回路 LQ 2 の記憶ノードQ 2 と接続されたトランジスタN 2 2 のゲートがハイレベルになる。

【0156】制御信号 ø LAT2がハイレベルに設定されると、トランジスタN24がオンし、このときトランジスタN23, N22およびトランジスタN16がオンしていることにより、ラッチ回路LQ1の反転記憶ノード/Q1がローレベルに設定されて記憶ノードQ1がローレベルからハイレベルに反転する。

【0157】以上により、メモリセルトランジスタのしきい値電圧VthがVRD6 より大きい(Vth>VRD6)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが「110」に反転する。

【0158】一方、メモリセルトランジスタのしきい値 る。このとき、ラッチ回路LQ2の記憶ノードQ2と接電圧VthがVRD6 より小さい(Vth< VRD6)場合、リ 50 続されたトランジスタVN32のゲートがハイレベルにな

36

ーク補償電流より大きいセル電流が流れ、ノードSAの電圧が降下してトランジスタHN1,HN3がオンし、ビット線BL0の容量CBLとノードSAの容量CSA(<<CBL)との間で電荷の再分配が起こり、ノードSAの電圧がビット線BL0の電圧(VccーVthーVth~)とほぼ同程度のローレベル(例えば、1 V)となる。このため、制御信号 ϕ LAT2によりトランジスタN18,N24がオンしても、トランジスタN15,N16のゲートがローレベル(例えば、1 V)となっているため、トランジスタN15,N16のそれぞれのドレインーソース間が高抵抗な状態とされ、ラッチ回路LQ2,LQ1の記憶ノードQ2,Q1を反転させるのに必要な電流を流すことができず、結果としてリセットのままのローレベルな状態が保持される。

【0159】選択ワード線の電圧VWLがVRD6に設定された状態でのしきい値電圧Vthの判定が完了すると、再度、制御信号Vrefがローレベルに設定されてトランジスタP1がオンされ、ビット線BL0に対して電源電圧Vccでの充電がなされる。ビット線BL0の充電が完了すると、制御信号Vrefが所定レベルの電圧(例えば、2V)に設定される。

【0160】次に、選択ワード線の電圧V WLがV RD5 に設定された状態でのしきい値電圧V thの判定がなされる。ここで、メモリセルトランジスタのしきい値電圧V thがV RD5 より大きい(V th>V RD5)場合、セル電流が流れないことにより、ノードS A はV cc レベルに保持される。このとき、トランジスタN 1 5 , N 1 6 , N 1 7 がオンする。

【0161】ここで、ラッチデータに関しては、以下の場合が考えられる。

【0 1 6 2】 ② V th > V RD7 の場合: ラッチデータは 「1 1 1 」

②VRD7 > Vth>VRD6 の場合: ラッチデータは「11⁻0」

③VRD6 >Vth>VRD5 の場合: ラッチデータは「0 0⁻0」

ここでは、②の場合のみ、ラッチ回路LQ2、LQ0の ノードの反転が生じて、読み出しデータが「101」と なるようにする必要があり、このとき、①の場合や②の 場合に影響がないようにする必要がある。

【0163】すなわち、この場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT0、 ϕ LAT7が順次ハイレベルに設定される。

【0164】制御信号 ø LATOがハイレベルに設定されると、トランジスタN18がオンし、このときトランジスタN15がオンしていることにより、ラッチ回路LQ2の反転記憶ノード/Q2がローレベルに設定されて記憶ノードQ2がローレベルからハイレベルに反転する。このとき、ラッチ回路LQ2の記憶ノードQ2と接続されたトランジスタN32のゲートがハイレベルにな

る。また、①、②の場合、元々、ラッチ回路LQ2の記憶ノードQ2はハイレベルに反転しているので、影響はない。

【0165】制御信号 ¢ LAT7がハイレベルに設定されると、トランジスタN36がオンし、このとき、③の場合には、トランジスタN35がオンしており、さらに、トランジスタN32およびトランジスタN17がオンしていることにより、ラッチ回路LQ0の反転記憶ノード/Q1がローレベルに設定されて記憶ノードQ0がローレベルからハイレベルに反転する。このとき、①及び②の場合には、トランジスタN35がオフしているため、ラッチデータに変化はない。

【0166】以上により、メモリセルトランジスタのしきい値電圧VthがVRD5 より大きい(Vth>VRD5)場合、ラッチ回路LQ2、LQ1、LQ0のラッチデータが「101」に反転する。

【0167】一方、メモリセルトランジスタのしきい値 電圧VthがVRD5 より小さい(Vth<VRD5)場合、リ ーク補償電流より大きいセル電流が流れ、ノードSAの 電圧が降下してトランジスタHN1, HN3がオンし、 ビット線BLOの容量CBLとノードSAの容量CSA(< < CBL) との間で電荷の再分配が起こり、ノードSAの 電圧がビット線BL0の電圧(Vcc-Vth-Vth´)と ほほ同程度のローレベル (例えば、1 V) となる。この ため、制御信号 ø L A T O, ø L A T 7 によりトランジ スタN18、N36がオンしても、トランジスタN1 5, N17のゲートがローレベル (例えば、1V) とな っているため、トランジスタN15,N17のそれぞれ のドレインーソース間が高抵抗な状態とされ、ラッチ回 路LQ2, LQ0の記憶ノードQ2, Q0を反転させる のに必要な電流を流すことができず、結果としてリセッ トのままのローレベルな状態が保持される。

【0168】以下、同様にして、選択ワード線の電圧VWLがVRD4に設定された状態でのしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LAT0がハイレベルに設定され、メモリセルトランジスタのしきい値電圧VthがVRD5 > Vth> VRD4 の場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが「100」に反転するように制御される。

【0169】選択ワード線の電圧VWがVRD3 に設定された状態でのしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LA T 4, ϕ LA T 8 が順次ハイレベルに設定され、メモリセルトランジスタのしきい値電圧VthがVRD4 > Vth> VRD3 の場合のみラッチ回路 LQ 2、LQ 1、LQ 0のラッチデータが「011」に反転するように制御される。

【0170】選択ワード線の電圧VMがVRD2に設定された状態でのしきい値電圧Vthの判定がなされた場合、

38

一定時間経過後、パルス状の信号である制御信号 ϕ LA T 4 がハイレベルに設定され、メモリセルトランジスタのしきい値電圧 V thが V RD3 > V th > V RD2 の場合のみラッチ回路 LQ2、LQ1、LQ0のラッチデータが「010」に反転するように制御される。

【0171】選択ワード線の電圧VWLがVRD1 に設定された状態でのしきい値電圧Vthの判定がなされた場合、一定時間経過後、パルス状の信号である制御信号 ϕ LA T9がハイレベルに設定され、メモリセルトランジスタのしきい値電圧VthがVRD2>Vth>VRD1 の場合のみラッチ回路LQ2、LQ1、LQ0のラッチデータが「001」に反転するように制御される。

【0172】このようにして通常読み出し動作がなさ れ、通常読み出し動作完了時には、ラッチ回路LQ2~ LQ0の記憶ノードQ2~Q0のそれぞれにメモリセル トランジスタのしきい値電圧Vthに応じた出力が保持さ れる。つまり、しきい値電圧Vthが分布7の場合には (Q2, Q1, Q0) = (1, 1, 1) となり、しきい 値電圧 V thが分布 6 の場合には(Q2, Q1, Q0)= (1, 1, 0) となり、しきい値電圧 V thが分布 5 の場 合には (Q2, Q1, Q0) = (1, 0, 1) となり、 しきい値電圧Vthが分布4の場合には(Q2, Q1, Q 0) = (1, 0, 0) となり、しきい値電圧 V thが分布 3の場合には(Q2, Q1, Q0)=(0, 1, 1)と なり、しきい値電圧Vthが分布2の場合には(Q2, Q 1. Q0) = (0, 1, 0) となり、しきい値電圧Vthが分布1の場合には(Q2, Q1, Q0) = (0, 0, 1)となり、しきい値電圧Vthが分布0の場合には(Q (2, Q1, Q0) = (0, 0, 0) (0, 0) (0, 0)れらの反転出力が読み出しデータとして取り出される。 【0173】上述のように構成されたこの一実施形態に よれば、書き込み動作時に、実効的なワード線電圧の印 加時間を書き込みデータに応じて制御するようにしてい ることにより、次のような利点を得ることができる。 【0174】すなわち、この一実施形態においては、多 設定されるビット線電圧が、書き込みデータが「00

値並列書き込みを行う場合に、書き込みデータに応じて設定されるビット線電圧が、書き込みデータが「00 x」 (x:0または1) の場合、0 V、書き込みデータが「01 x」 (x:0または1) の場合、1. 2 V、書き込みデータが「10 x」 (x:0または1) の場合、1. 5 V、書き込みデータが「110」の場合、1. 5 V、書き込みデータが「111」の場合、1. 5 V、書き込みデータが「111」の場合、10 ないる(図 11 (12 (13) を照)。これと共に、書き込みデータが「1113 (14) の場合、1114 (1115) の場合、1116 (1116) の場合、1116 (1117) の場合、1117 (1117) の場合、1118 (1118) の場合、1119 (1119) を (1119) を

【0175】この場合、鸖き込みデータが「110」お

よび[10x] (x:0または1) のメモリセルトラン ジスタにおいては、実効的なワード線電圧のパルス幅 (実質的なデータの書き込み時間)が、実際にワード線 にワード線電圧が印加されている時間より短くされてい る。したがって、これらの書き込みデータが「110」 および「10x」 (x:0または1) のメモリセルトラ ンジスタにおいては、しきい値電圧のシフトが遅くな り、実質的にビット線電圧が実際の電圧より高い状態で 書き込みを行うのと等価となる。

【0176】具体的には、書き込みデータに応じて設定 10 されるビット線電圧および実質的なワード線電圧のパル ス幅が、それぞれ、図2(b)および図2(c)のよう に設定されている場合、実質的なビット線電圧(換算ビ ット線電圧)は、全てのデータの書き込み時間を20μ sとした場合に換算すると、図2 (d) に示すようにな り、理想的なビット線電圧と換算ビット線電圧との差 は、図2(e)に示すようになる。

【0177】図2(e)より、この一実施形態において は、書き込みデータが「101」の場合に、理想的なビ ット線電圧と換算ビット線電圧との差が最大となり、そ * 20

$$Np = 1 + (\Delta V th0 + \delta V pp + \delta V ch + \delta V BL) / \Delta V pp$$

$$Tp = Np \times (Tpulse + 7 \times Tvfy)$$

のように定義される。ここで、

ΔVth0:1回目の書き込みサイクル後の、書き込み速 度の最も速いメモリセルと最も遅いメモリセルとのしき い値電圧の差

δ Vpp :書き込み時の書き込み電圧 VPGM のバラツキ (昇圧回路の変動)

δ V ch :ビット線電圧の設定電圧のバラツキ

は実質的に) 印加されるビット線電圧との差の最大値

Δ Vpp : I S P P を用いた場合のワード線電圧のステ ップ幅

*の値は0.8 Vであることがわかる。この場合、 書き込 み開始時のワード線電圧は、この書き込みデータが「1 0 1」のメモリセルのうち書き込み速度が最も速いメモ リセルが1回目の書き込みサイクルで丁度書き込みレベ ルに達するような電圧に設定すればよく、理想的な電圧 より0.8 Vだけ低い電圧に設定すればよい。これに対 して、書き込みデータに応じて実質的なワード線電圧の パルス幅を制御するようなことを行わなかった場合(全 てのデータの售き込み時間を同一(例えば20μs)に 設定した場合)、理想的なビット線電圧と実際のビット 線電圧との差は、書き込みデータが「110」の場合に 最大となり、その値は2.1 Vであった。したがって、 この一実施形態によれば、理想的なビット線電圧と換算 ビット線電圧との差の最大値が0.8 Vまで低減されて いることにより、書き込み開始時のワード線電圧を高い 電圧に設定することが可能である。

【0178】ここで、全ての書き込みデータの書き込み が書き込み十分と判定されるまでの最大書き込み回数N p および最大書き込み時間Tp は、8値型のNAND型 フラッシュメモリの場合、

(1)

(2)

※Tpulse :1回の書き込み時間(ワード線電圧のパルス

: 1レベルのベリファイ時間 Tvfy である。

【0179】(1), (2)式において、本発明が適用 される以前の条件、例えばΔVth0=2.0V, δVpp $= 0.5 \text{ V}, \delta \text{ Vch} = 0.1 \text{ V}, \delta \text{ VBL} = 3.6-1.$ る VBL : 本来印加したいビット線電圧と実際に (また 30 5 = 2.1 V, Δ Vpp = 0.15 V, Tpulse = 20 μ s, Tvfy = 2 μ s を代入して、ISPPを用いた場合 の最大書き込み回数Np および最大書き込み時間Tpを 求めると、

Np = 1 + |2. 0+0. 5+0. 1+ (3. 6-1. 5) |
$$\angle$$
0. 15
= 3 3 (a)
Tp = 3 3 × (2 0 + 7 × 2)
= 1 1 2 2 (μ s)

となる。

★実施形態の場合、 & VBL=0. 8 Vとなり、最大鸖き込 【0180】これに対して、本発明が適用されたこの一★ み回数Np および最大書き込み時間Tp は、

Np = 1 + (2. 0+0. 5+0. 1+0. 8)
$$\angle$$
0. 15
= 24 (\square)
Tp = 24 × (20+7×2)
= 816 (μ s)

となる。

【0181】このように、この一実施形態によれば、曹 き込み回数が大幅に削減されるので、書き込み時間を短 縮することができる。

【0182】以上この発明の実施形態について具体的に 説明したが、この発明は、上述の実施形態に限定される ものではなく、この発明の技術的思想に基づく各種の変 50 ルアレイ1、ビット線電圧発生回路2、読み出し/ベリ

形が可能である。例えば、上述の一実施形態において挙 げた数値、具体的には、書き込みデータに応じて設定さ れる実効的なワード線電圧のパルス幅の値やビット線電 圧の値などは一例に過ぎず、これに限定されるものでは ない。

【0183】また、上述の一実施形態におけるメモリセ

ファイ制御回路3等の構成は一例に過ぎず、例示したものと異なる回路構成であってもよい。

【0184】また、上述の一実施形態においては、この発明を1個のメモリセルトランジスタに対して3ビットからなり8値をとるデータを記憶するNAND型フラッシュメモリに適用した場合について説明したが、この発明は、1個のメモリセルトランジスタに対して2ビットからなり4値をとるデータを記憶するNAND型フラッシュメモリに適用することも可能である。

[0185]

【発明の効果】以上、この発明による不揮発性半導体記憶装置およびそのデータ書き込み方法によれば、書き込み動作時に、ワード線にパルス状のワード線電圧を印加してメモリセルにデータの書き込みを行い、この際、書き込み対象のメモリセルに実質的にデータの書き込みがなされる時間に対応する実効的なワード線電圧のパルス幅を書き込みデータに応じて制御するようにしていることにより、書き込み開始時のワード線電圧を書き込みデータに応じて変えて多値並列書き込みを行う場合に、書き込み回数を削減することができ、トータルの書き込み時間を短縮することができる。


【図面の簡単な説明】

【図1】NAND型フラッシュメモリにおいてISPPを用いて書き込みを行った場合の、メモリセルのしきい 値電圧の変化のワード線電圧のパルス幅依存性を示すグ ラフである。

【図2】この発明の原理を説明するための略線図である。

【図3】この発明の一実施形態による8値型のNAND型フラッシュメモリの主要部の構成を示す回路図である。

【図1】



42

*【図4】この発明の一実施形態による8値型のNAND型フラッシュメモリのメモリセルアレイの等価回路図である。

【図5】この発明の一実施形態による8値型のNAND型フラッシュメモリの書き込み動作を説明するためのタイミングチャートである。

【図 6 】この発明の一実施形態による 8 値型の N A N D 型フラッシュメモリのベリファイ動作を説明するためのタイミングチャートである。

10 【図7】この発明の一実施形態による8値型のNAND型フラッシュメモリの通常読み出し動作を説明するためのタイミングチャートである。

【図8】1個のメモリセルトランジスタに3ビットからなり8値をとるデータを記憶する場合のデータ内容としきい値電圧との対応関係ならびに書き込み時の理想的なビット線電圧および実際のビット線電圧の印加例を説明するための略線図である。

【図9】セルフブーストを用いた書き込み動作を説明するための等価回路図である。

0 【図10】この発明が適用される以前の8値型のNAN D型フラッシュメモリの主要部分の構成を示す回路図で ある。

【図11】この発明が適用される以前の8値型のNAND型フラッシュメモリの書き込み動作を説明するためのタイミングチャートである。


【符号の説明】

1 · · · メモリセルアレイ、2 · · · ビット線電圧発生 回路、3 · · · 読み出し/ベリファイ制御回路、A 0 , A 1 · · · メモリストリング、WL 0~WL 1 5 · · · ワード線、B L 0 , B L 1 · · · ビット線、L Q 0~L Q 2 · · · ラッチ回路、V B L 1~V B L 3 · · · ビット線電圧供給ライン


図2

∨ւհ∳		及Data	理》	(a) 週的な Δ時の ・練電圧	実		(o) 実効的な ワード線電! のバルスギ	王とかり線	(a)-(d)
Vv-1 -	947.	"000"	• • •	D. OV •	· • 0.	ov ·	· 20 µ s ·	• O. OV	• • O. OV
Venz	9 763	"001"	٠ - ١), 6V	- 0.	ov -	۰ 20 په ۱	• O. OV	· · 0. 6V
Vece	375>	*010*		1. 2V	. 1.	2V ·	· 20 µ s ·	• 1. 2V	o. ov
Vinos	944>	"011"		1. 8V	1.	2V ·	· 20 µ = ·	• 1. 2V	· · 0. 6V
Vepa	分布3>	*100*	:	2. 4V	1.	. 5V •	· 10 µ s ·	· 2. 2V	· · 0. 2V
Vapa	分布2>	101	;	3. OV	1	. 57 •	· 10µs	· 2. 2V	· · o, av
VRD2 VAD1	∌ ₹1⊃	*110*	:	3. 6V	• • 1	. 67 -	· 2µ8	· 3. 2V	· · 0. 4V
V.DI	分布の	"111"		B. OV		Voc •	· 0µ•		


【図3】




【図8】





【図4】




【図5】







[図11]



THIS PAGE BLANK (USPTO)